首页> 外文OA文献 >A Timing Analysis Algorithm for Circuits with Level-Sensitive Latches

【2h】

A Timing Analysis Algorithm for Circuits with Level-Sensitive Latches

机译：具有电平敏感锁存电路的时序分析算法

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者

展开▼
作者单位

展开▼
年度 2008
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. A timing analysis algorithm for circuits with level-sensitive latches [J] . Jin-Fuw Lee, Tang D.T. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems . 1996,第5期

机译：具有电平敏感锁存器的电路的时序分析算法
2. Linearization of the timing analysis and optimization of level-sensitive digital synchronous circuits [J] . Taskin B., Kourtev I.S. IEEE transactions on very large scale integration (VLSI) systems . 2004,第1期

机译：时序分析的线性化和对电平敏感的数字同步电路的优化
3. Linearization of the timing analysis and optimization of level-sensitive digital synchronous circuits [J] . Taskin B., Kourtev I.S. IEEE transactions on very large scale integration (VLSI) systems . 2004,第1期

机译：时序分析的线性化和对电平敏感的数字同步电路的优化
4. A Timing Analysis Algorithm For Circuits With Level-sensitive Latches [C] . Jin-fuw Lee, Tang, D.T. . 2001

机译：具有电平敏感锁存器的电路的时序分析算法
5. Timing optimization algorithms for sequential circuits. [D] . Lin, Chuan. 2006

机译：时序电路的时序优化算法。
6. Analysis of Development of Direction Selectivity in Retinotectum by a Neural Circuit Model with Spike Timing-Dependent Plasticity [O] . Minoru Honda, Hidetoshi Urakubo, Keiko Tanaka, 2011

机译：基于棘突时序可塑性的神经电路模型分析视网膜网中方向选择性的发展
7. Linear Timing Analysis Of Soc Synchronous Circuits With Level-Sensitive Latches [O] . Baris Taskin, Ivan S. Kourtev 2002

机译：具有电平敏感锁存器的soc同步电路的线性时序分析

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号