首页> 外文OA文献 >The formal verification of a pipelined double-precision IEEE floating-point multiplier

【2h】

The formal verification of a pipelined double-precision IEEE floating-point multiplier

机译：流水线双精度IEEE浮点乘法器的形式验证

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Mark D. Aagaard; Carl-johan H. Seger;
展开▼
作者单位

展开▼
年度 1995
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. VLSI Implementation of Double-Precision Floating-Point Multiplier Using Karatsuba Technique [J] . Manish Kumar Jaiswal, Ray C.C. Cheung Circuits, systems, and signal processing . 2013,第1期

机译：Karatsuba技术实现双精度浮点乘法器的VLSI实现
2. A novel IEEE rounding algorithm for high-speed floating-point multipliers [J] . Mustafa Goek Integration . 2007,第4期

机译：高速浮点乘法器的新型IEEE舍入算法
3. Systematic IEEE rounding method for high-speed floating-point multipliers [J] . Quach N.T., Takagi N., Flynn M.J. IEEE transactions on very large scale integration (VLSI) systems . 2004,第5期

机译：高速浮点乘法器的系统IEEE四舍五入方法
4. The formal verification of a pipelined double-precision IEEE floating-point multiplier [C] . Aagaard, M.D., Seger, . 1995

机译：流水线双精度IEEE浮点乘法器的形式验证
5. A hierarchical verification of the IEEE-754 table-driven floating-point exponential function using HOL. [D] . Abdel-Hamid, Amr Talaat. 2001

机译：使用HOL对IEEE-754表驱动的浮点指数函数进行分层验证。
6. Automated and Scalable Verification of Integer Multipliers [O] . Mertcan Temel, Anna Slobodova, Warren A. Hunt, -1

机译：Integer乘法器的自动化和可扩展验证
7. Formal Verification of an Iterative Low-Power x86 Floating-Point Multiplier with Redundant Feedback [O] . Peter-michael Seidel 2016

机译：具有冗余反馈的迭代低功耗x86浮点乘法器的形式验证

The formal verification of a pipelined double-precision IEEE floating-point multiplier

著录项

引文网络

相似文献

相关主题

期刊订阅