首页> 外文OA文献 >A Fast Twos-Complement VLSI Adder Design

【2h】

A Fast Twos-Complement VLSI Adder Design

机译：快速的二进制补码VLSI加法器设计

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Jonathan M. Dobsongerard; M. Blair;
展开▼
作者单位

展开▼
年度 2008
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Fast two's complement VLSI adder design [J] . Dobson J.M., Blair G.M. Electronics Letters . 1995,第20期

机译：快速二进制补码VLSI加法器设计
2. A fast VLSI adder architecture [J] . Srinivas H.R., Parhi K.K. IEEE Journal of Solid-State Circuits . 1992,第5期

机译：快速的VLSI加法器架构
3. Design Of Area And Speed Efficient Square Root Carry Select Adder Using Fast Adders [J] . K.Mariya Priyadarshini, N.V.N. Ravi Kiran, N. Tejasri, International Journal of Scientific & Technology Research . 2014,第6期

机译：使用快速加法器设计面积和速度有效的平方根进位选择加法器
4. A1CSA: An energy-efficient fast adder architecture for cell-based VLSI design [C] . Monteiro Jucemar, Guntzel Jose Luis, Agostini Luciano 2011 18th IEEE International Conference on Electronics, Circuits and Systems . 2011

机译：A1CSA：用于基于单元的VLSI设计的节能高效加法器架构
5. Exploration of energy efficient design methodologies: High performance VLSI adders. [D] . Baran, Dursun. 2009

机译：探索节能设计方法：高性能VLSI加法器。
6. VLSI Design of Trusted Virtual Sensors [O] . Macarena C. Martínez-Rodríguez, Miguel A. Prada-Delgado, Piedad Brox, 2018

机译：可信虚拟传感器的VLSI设计
7. VLSI design of a very fast pipelined carry look ahead adder [O] . Conradi Joseph Robert, Hauenstein Bruce Robert 1983

机译：快速流水线进位超前加法器的VLSI设计

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号