首页> 外文OA文献 >k-time Forced Simulation: A Formal Verification Technique for IP Reuse

【2h】

k-time Forced Simulation: A Formal Verification Technique for IP Reuse

机译：k时间强制仿真：用于IP重用的形式验证技术

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者

展开▼
作者单位

展开▼
年度 2007
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Forced simulation: a technique for automating component reuse in embedded systems [J] . Partha S. Roop, A. Sowmya, S. Ramesh ACM Transactions on Design Automation of Electronic Systems . 2001,第4期

机译：强制仿真：一种在嵌入式系统中自动化组件重用的技术
2. Formal simulation and AMBA verification IP combine to verify [J] . David Vincenzoni Electronic Product Design . 2013,第nova期

机译：正式模拟与AMBA验证IP结合进行验证
3. A Survey on Formal Verification Techniques for Safety-Critical Systems-on-Chip [J] . Tomás Grimm, Djones Lettnin, Michael Hübner Electronics . 2018,第6期

机译：安全关键系统级芯片的形式验证技术调查
4. K-time forced simulation: a formal verification technique for IP reuse [C] . Roop, P.S., Sowmya, . 2002

机译：K时间强制仿真：用于IP重用的正式验证技术
5. Formal Techniques for Cyber Resilience: Modeling, Synthesis, and Verification [D] . Alsaleh, Mohammed Noraden. 2018

机译：网络弹性的正式技术：建模，合成和验证
6. Methacholine responsiveness in infants assessed with lowfrequency forced oscillation and forced expiration techniques [O] . G Hall, Z Hantos, J Wildhaber, 2001

机译：婴幼儿对甲胆碱的反应性低频率强迫振荡和强迫呼气技术
7. Using Formal Verification Techniques to Reduce Simulation and Test Effort [O] . O. Laurent, P. Michel, V. Wiels 2007

机译：使用形式验证技术减少仿真和测试工作量

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号