退出
我的积分:
中文文献批量获取
外文文献批量获取
机译:具有实际缺陷覆盖范围的组合电路的分层测试生成
T. Cibakova; M. Fischerova; E. Gramatova; W. Kuzmicz; W.A. Pleskacz; J. Raik; R. Ubar;
机译:混合整数线性规划在组合逻辑电路最大数据路径覆盖向量的生成中的应用
机译:具有单浮栅缺陷的CMOS组合电路的电流测试
机译:测试序列可实现同步时序电路的高缺陷覆盖率
机译:高覆盖范围的测试生成,用于组合电路中桥接故障的静态电流测试
机译:时序电路的组合测试生成。
机译:具有实际门延迟模型的CMOS组合逻辑电路的准确动态功率估算
机译:组合逻辑电路检测测试组生成的现实方法
机译:距离启发式和电路可测性对组合电路测试向量生成的影响
机译:基于可制造性,测试覆盖率以及(可选)诊断覆盖率的组合来设计集成电路的方法
机译:基于可制造性,测试覆盖率以及可选诊断覆盖率的组合的集成电路设计方法
机译:考虑到缺陷概率,生成用于测试电子电路的测试向量
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。