机译:H.264 / AVC标准中用于CABAC解码加速的高速FPGA架构
机译:H.264 / AVC标准中用于CABAC解码加速的高速FPGA架构
机译:高吞吐量VLSI架构,用于基于H.264 / AVC上下文的自适应二进制算术编码(CABAC)解码
机译:优化H.264 / AVC CABAC解码器中的关键循环
机译:用于H.264 / AVC解码器的低功耗插值器。
机译:一种在医疗保健的H.264 / AVC编码视频中同步嵌入生理信号的数据隐藏技术
机译:MPEG AVC / H.264 CABAC解码的RVC-CAL数据流实现