首页> 外文OA文献 >Parallel VLSI architecture for MAP turbo decoder

【2h】

Parallel VLSI architecture for MAP turbo decoder

机译：MAP Turbo解码器的并行VLSI架构

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Reuven Dobkin; Michael Peleg; Ran Ginosar;
展开▼
作者单位

展开▼
年度 2002
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Parallel interleaver design and VLSI architecture for low-latency MAP turbo decoders [J] . Dobkin R., Peleg M., Ginosar R. IEEE transactions on very large scale integration (VLSI) systems . 2005,第4期

机译：低延迟MAP Turbo解码器的并行交织器设计和VLSI架构
2. Mapping interleaving laws to parallel turbo decoder architectures [J] . Tarable A., Benedetto S. IEEE communications letters . 2004,第3期

机译：将交织规律映射到并行Turbo解码器架构
3. VLSI Implementation of Fully Parallel LTE Turbo Decoders [J] . An Li, Luping Xiang, Taihai Chen, Quality Control, Transactions . 2016,第1期

机译：完全并行LTE Turbo解码器的VLSI实现
4. Parallel VLSI architecture for MAP turbo decoder [C] . Dobkin, R., Peleg, Personal, Indoor and Mobile Radio Communications, 2002. The 13th IEEE International Symposium on . 2002

机译：MAP Turbo解码器的并行VLSI架构
5. VLSI architectures for turbo code decoders, LDPC code decoders and list sphere decoders [D] . Zhang, Yuping 2007

机译：用于Turbo代码解码器，LDPC代码解码器和列表球形解码器的VLSI架构
6. RAD-QTL Mapping Reveals Both Genome-Level Parallelism and Different Genetic Architecture Underlying the Evolution of Body Shape in Lake Whitefish (Coregonus clupeaformis) Species Pairs [O] . Martin Laporte, Sean M. Rogers, Anne-Marie Dion-Côté, 2015

机译：RAD-QTL定位揭示了白鲑（Coregonus clupeaformis）物种对体形进化的基因组水平的平行性和不同的遗传结构
7. Parallel Interleaver Design and VLSI Architecture for Low Latency Map Turbo Decoders [O] . Rostislav (reuven Dobkin, Michael Peleg, Senior Member, 2005

机译：低延迟地图Turbo解码器的并行交织器设计和VLSI架构

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号