机译:具有自校准多位DAC的低过采样率14-b 500kHz / spl Delta // spl Sigma / ADC
机译:采用级联多位delta-sigma调制的8dB / spl次/过采样率的90dB SNR 2.5MHz输出速率ADC
机译:低过采样率的多级多比特ΣΔ调制器的动态范围改进
机译:使用级联多位/ spl Delta // spl Sigma /调制的90 dB SNR,2.5 MHz输出速率ADC,过采样率为8倍
机译:低过采样率的单级sigma-delta ADC的设计与实现。
机译:金属氧化物双层忆阻器的多位存储操作
机译:具有多位流水线级中的DAC错误的快速校准的11位45 MS / s流水线ADC