首页> 外文OA文献 >Low-Complexity Reorder Buffer Architecture

【2h】

Low-Complexity Reorder Buffer Architecture

机译：低复杂度重排序缓冲区架构

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Gurhan Kucuk; Dmitry Ponomarev; Kanad Ghose;
展开▼
作者单位

展开▼
年度 2002
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Revisiting reorder buffer architecture for next generation high performance computing [J] . Min Choi, Jong Hyuk Park, Young-Sik Jeong Journal of supercomputing . 2013,第2期

机译：重访用于下一代高性能计算的重排序缓冲区体系结构
2. Reorder Buffer Structure with Shelter Buffer for Out-of-Order Issue Superscalar processors [J] . Mun-Suek Chang, Choung-Shik Park, Sang-Bang Choi IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences . 2000,第6期

机译：带保护缓冲区的重排序缓冲区结构，用于无序发行超标量处理器
3. RoB-Router : A Reorder Buffer Enabled Low Latency Network-on-Chip Router [J] . Cunlu Li, Dezun Dong, Zhonghai Lu, Parallel and Distributed Systems, IEEE Transactions on . 2018,第9期

机译：RoB路由器：启用重排序缓冲区的低延迟片上网络路由器
4. Context reorder buffer: an architectural support for real-time processing on RISC architectures [C] . Caironi, P.V.C., Mezzalira, Real-Time Systems, 1996., Proceedings of the Eighth Euromicro Workshop on . 1996

机译：上下文重排序缓冲区：对RISC架构上的实时处理的架构支持
5. Design and implementation of low power reorder buffer. [D] . Fisher, Jon David. 2009

机译：低功耗重排序缓冲器的设计与实现。
6. A Low-Complexity Euclidean Orthogonal LDPC Architecture for Low Power Applications [O] . M. Revathy, R. Saravanan 2015

机译：低功耗应用的低复杂度欧氏正交LDPC架构
7. Aplikasi Pengendalian Persediaan Spare Part Traktor dengan Metode Buffer Stock dan Reorder Point (ROP) di Gudang Cabang Tanjung Karang (Studi Kasus CV. Karya Hidup Sentosa Lampung) [O] . Agus Wantoro, Imam Alkarim 2016

机译：拖拉机备件控制应用与丹戎卡朗分公司仓库股票缓冲法和重新排序点（ROP）（CAS简易CV学习。Sentosa Lampung Life Works）
8. A 20 MHz CMOS reorder buffer for a superscalar microprocessor [R] . Lenell, John, Wallace, Steve, Bagherzadeh, Nader 1992

机译：用于超标量微处理器的20 mHz CmOs重新排序缓冲器

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号