首页> 外文OA文献 >Code Size Reduction in Embedded Systems with Redesigned ISA for RISC Processors

【2h】

Code Size Reduction in Embedded Systems with Redesigned ISA for RISC Processors

机译：针对RISC处理器采用重新设计的ISA的嵌入式系统中的代码大小减少

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Govindarajalu B; Vandalur Chennai;
展开▼
作者单位

展开▼
年度 2013
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. A CASE FOR HYBRID INSTRUCTION ENCODING FOR REDUCING CODE SIZE IN EMBEDDED SYSTEM-ON-CHIPS BASED ON RISC PROCESSOR CORES [J] . Govindarajalu Bakthavatsalam, K.M. Mehata Journal of computer sciences . 2014,第3期

机译：基于RISC处理器的嵌入式芯片上减少代码大小的混合指令编码案例
2. A CASE FOR HYBRID INSTRUCTION ENCODING FOR REDUCING CODE SIZE IN EMBEDDED SYSTEM-ON-CHIPS BASED ON RISC PROCESSOR CORES | Science Publications [J] . Govindarajalu Bakthavatsalam, K. M. Mehata Journal of computer sciences . 2013,第3期

机译：RISC处理器的嵌入式片上系统减少代码大小的混合指令编码实例|科学出版物
3. Enhancing energy efficiency of RISC-V processor-based embedded graphics systems through frame buffer compression [J] . Zhou Yuzhi, Jin Xi, Xiang Tian, Microprocessors and microsystems . 2020,第Sepa期

机译：通过帧缓冲压缩提高RISC-V基于处理器的嵌入式图形系统的能效
4. Variable-length VLIW encoding for code size reduction in embedded processors [C] . Ting-Yu Shyu, Bo-Yu Su, Tay-Jyi Lin, IEEE International System-on-Chip Conference . 2016

机译：可变长度VLIW编码可减少嵌入式处理器中的代码大小
5. Psychophysics study and reduction of banding artifact in secondary colors using an embedded implementation of closed-loop control on multiple motion systems in an electrophotographic process. [D] . Chen, Mu-Chih. 2007

机译：心理物理学研究和在电子照相过程中使用对多个运动系统的闭环控制的嵌入式实现，减少了二次色中的条带伪影。
6. Reward-based learning under hardware constraints—using a RISC processor embedded in a neuromorphic substrate [O] . Simon Friedmann, Nicolas Frémaux, Johannes Schemmel, 2013

机译：在硬件限制下基于奖励的学习—使用嵌入神经形态基质中的RISC处理器
7. A CASE FOR HYBRID INSTRUCTION ENCODING FOR REDUCING CODE SIZE IN EMBEDDED SYSTEM-ON-CHIPS BASED ON RISC PROCESSOR CORES [O] . Govindarajalu Bakthavatsalam, K. M. Mehata 2015

机译：基于RIsC处理器核心的嵌入式芯片系统中减少代码尺寸的混合指令编码案例
8. FANTOM: Algorithm-Architecture Codesign for High-Performance Embedded Signal and Image Processing Systems. [R] . Sun, X., Pitsianis, N. P. 2013

机译：FaNTOm：算法 - 架构协同设计用于高性能嵌入式信号和图像处理系统。

Code Size Reduction in Embedded Systems with Redesigned ISA for RISC Processors

著录项

引文网络

相似文献

相关主题

期刊订阅