Multiple-Valued Caches for Power-Efficient Embedded Systems

机译：节能嵌入式系统的多值缓存

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Emre Özer; Resit Sendag; David Gregg;
展开▼
作者单位

展开▼
年度 2010
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Low-cost and power-efficient thread collision detection scheme for shared caches in a real-time multithreaded embedded processor [J] . EMRE ?ZER Turkish Journal of Electrical Engineering and Computer Sciences . 2013,第3期

机译：实时多线程嵌入式处理器中共享缓存的低成本，高能效线程冲突检测方案
2. Linked instruction caches for enhancing power efficiency of embedded systems [J] . Chang-Jung Ku, Ching-Wen Chen, An Hsia, Microprocessors and microsystems . 2014,第3期

机译：链接指令高速缓存，可提高嵌入式系统的电源效率
3. Compiler-Assisted Preferred Caching for Embedded Systems with STT-RAM based Hybrid Cache [J] . Qingan Li, Mengying Zhao, Chun Jason Xue, ACM SIGPLAN Notices: A Monthly Publication of the Special Interest Group on Programming Languages . 2012,第5期

机译：具有基于STT-RAM的混合缓存的嵌入式系统的编译器辅助首选缓存
4. Multiple-valued caches for power-efficient embedded systems [C] . Ozer, E., Sendag, . 2005

机译：节能嵌入式系统的多值缓存
5. Improving CGRA Utilization by Enabling Multi-threading for Power-efficient Embedded Systems. [D] . Pager, Jared. 2011

机译：通过为节能嵌入式系统启用多线程来提高CGRA的利用率。
6. Reducing the WCET and analysis time of systems with simple lockable instruction caches [O] . Alba Pedro-Zapater, Juan Segarra, Rubén Gran Tejero, 2020

机译：用简单的可锁定指令缓存减少WCET和分析时间
7. Reducing leakage in power-saving capable caches for embedded systems by using a filter cache [O] . Roberto Giorgi, Paolo Bennati 2007

机译：通过使用过滤器缓存来减少嵌入式系统的具有节能功能的缓存中的泄漏

Multiple-Valued Caches for Power-Efficient Embedded Systems

著录项

引文网络

相似文献

相关主题

期刊订阅