首页> 外文OA文献 >Reducing Ownership Overhead for Load-Store Sequences in Cache-Coherent Multiprocessors

【2h】

Reducing Ownership Overhead for Load-Store Sequences in Cache-Coherent Multiprocessors

机译：减少缓存一致性多处理器中的加载-存储序列的所有权开销

页面导航

著录项
相似文献
相关主题

著录项

作者
Jim Nilsson; Fredrik Dahlgren;
展开▼
作者单位

展开▼
年度 2008
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. LIGERO: A Light but Efficient Router Conceived for Cache-Coherent Chip Multiprocessors [J] . PABLO ABAD, VALENTIN PUENTE, JOSE-ANGEL GREGORIO ACM Transactions on Architecture and Code Optimization . 2012,第4期

机译：LIGERO：一种用于高速缓存一致性芯片多处理器的轻便高效路由器
2. CCNoC： Cache-Coherent Network on Chip for Chip Multiprocessors [J] . 王惊雷, 薛一波, Member CCF IEEE, 计算机科学技术学报：英文版 . 2010,第002期

机译：CCNoC：用于芯片多处理器的高速缓存一致性片上网络
3. CCNoC:Cache-Coherent Network on Chip for Chip Multiprocessors [J] . Jing-Lei Wang, Yi-Bo Xue, Hai-Xia Wang, 计算机科学技术学报（英文版） . 2010,第002期
4. Reducing ownership overhead for load-store sequences in cache-coherent multiprocessors [C] . Nilsson, J., Dahlgren, . 2000

机译：减少缓存一致性多处理器中的负载存储序列的所有权开销
5. Memory latency evaluation in cluster-based cache-coherent multiprocessor systems with different interconnection topologies. [D] . Asaduzzaman, Abu Sadath Mohammad. 1997

机译：具有不同互连拓扑的基于群集的缓存一致性多处理器系统中的内存延迟评估。
6. Reduced Overhead Routing in Short-Range Low-Power and Lossy Wireless Networks [O] . Muhammad Omer Farooq, Dirk Pesch 2019

机译：短距离低功耗有损无线网络中的开销降低的路由
7. Quantifying and reducing the effects of wrong-path memory references in cache-coherent multiprocessor systems [O] . Resit Sendag, Ayse Yilmazer, Joshua J. Yi, 2006

机译：量化和减少高速缓存一致多处理器系统中错误路径存储器引用的影响

Reducing Ownership Overhead for Load-Store Sequences in Cache-Coherent Multiprocessors

著录项

相似文献

相关主题

期刊订阅