机译：基于对预先计算的测试集进行划分和精简的基于存储的内置扫描电路测试图生成方法
机译：具有非详尽测试集的VLSI电路的响应数据压缩和内置自测试中的奇偶校验位签名
机译：SFPGAS型集成电路中的并行顺序内置自检方法
机译：使用预先计算的测试仪对时序电路进行内置自测试
机译：一种自驱动测试方法，用于对时序电路进行内置自测试。
机译：独特的内置可扩展前路脊柱内固定系统的生物力学测试
机译：基于测试子序列的加载和扩展的同步时序电路的内置测试序列生成+
机译：定制LsI / VLsI电路的测试和可测试性的最新评估。第七卷。内置测试（BIT）和内置测试设备（BITE）
