首页> 外文OA文献 >A Novel Balanced Ternary Adder Using Recharged Semi-Floating Gate Devices

【2h】

A Novel Balanced Ternary Adder Using Recharged Semi-Floating Gate Devices

机译：一种使用充电半浮栅器件的新型平衡三元加法器

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Henning Gundersen; Yngvar Berg;
展开▼
作者单位

展开▼
年度 2008
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. A novel design of a ternary coded decimal adder/subtractor using reversible ternary gates [J] . Panahi Mohammad Mehdi, Hashemipour Omid, Navi Keivan Integration . 2018,第juna期

机译：使用可逆三进制门的三进制编码十进制加法器/减法器的新颖设计
2. Investigation of device physics and modeling of semi-floating gate image sensor cell [J] . Yao Yao, Liu Lei, Ye Zhi-Yuan, Microelectronic Engineering . 2019,第Sepa期

机译：半浮栅图像传感器单元的器件物理研究和建模
3. Ultra-low power full adder circuit using SOI double-gate MOSFET devices [J] . Hassoune I., Yang X., OConnor I., Electronics Letters . 2008,第18期

机译：使用SOI双栅极MOSFET器件的超低功耗全加法器电路
4. A Novel Balanced Ternary Adder Using Recharged Semi-Floating Gate Devices [C] . Gundersen, H., Berg, . 2006

机译：一种使用带电半浮栅器件的新型平衡三元加法器
5. MINIMAL PARALLEL BINARY ADDERS WITH AND/OR GATES AND A SCHEME FOR A COMPACT PARALLEL MULTIPLIER. [D] . CHENG, BIN. 1982

机译：带和/或门的最小并行二元加法器和紧凑型并行乘法器的方案。
6. Novel Conjugated Side Chain Fluorinated Polymers Based on Fluorene for Light‐Emitting and Ternary Flash Memory Devices [O] . Qian Zhang, Dongge Ma, Dianzhong Wen, 2019

机译：基于芴的新型共轭侧链含氟聚合物用于发光和三元闪存器件
7. Fast Addition using Balanced Ternary Counters Designed with CMOS Semi-Floating Gate Devices [O] . Henning Gundersen, Yngvar Berg 2007

机译：使用通过CMOS半浮栅器件设计的平衡三进制计数器进行快速加法
8. Josephson Four-Bit Full Adder Using Direct Coupled Functional Gates [R] . Matheron, G., Migny, P., Sie, O. 1984

机译：使用直接耦合功能门的约瑟夫森四位全加器

A Novel Balanced Ternary Adder Using Recharged Semi-Floating Gate Devices

著录项

引文网络

相似文献

相关主题

期刊订阅