首页> 外文OA文献 >Latency and Latch Count Minimization in Wave Steered Circuits

【2h】

Latency and Latch Count Minimization in Wave Steered Circuits

机译：波控制电路中的延迟和锁存计数最小化

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Amit Singh; Arindam Mukherjee; Malgorzata Marek-sadowska;
展开▼
作者单位

展开▼
年度 2001
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. A 2.6-ns wave-pipelined CMOS SRAM with dual-sensing-latch circuits [J] . Tachibana S., Higuchi H. IEEE Journal of Solid-State Circuits . 1995,第4期

机译：具有双感应锁存电路的2.6ns波形流水线CMOS SRAM
2. A 2.6-ns Wave-Pipelined CMOS SRAM with Dual-Sensing-Latch Circuits [J] . Suguru Tachibana, Hisayuki Higuchi, Koichi Takasugi, IEICE Transactions on Electronics . 1995,第6期

机译：具有双感应锁存电路的2.6ns波形流水线CMOS SRAM
3. Minimizing detection-to-boosting latency toward low-power error-resilient circuits [J] . Hsu Chih-Cheng, Hashimoto Masanori, Lin Mark Po-Hung Integration . 2017,第juna期

机译：最小化低功耗错误恢复电路的检测到增强延迟
4. Latency and latch count minimization in wave steered circuits [C] . Amit Singh, Arindam Mukherjee, Malgorzata Marek-Sadowska, Conference on Design automation . 2001

机译：波动控制电路中的延迟和锁存计数最小化
5. Metamaterial-inspired CMOS tunable microwave integrated circuits for steerable antenna arrays. [D] . Abdalla, Mohamed A. Y. 2009

机译：受超材料启发的CMOS可调谐微波集成电路，用于可操纵天线阵列。
6. Steered molecular dynamics simulations on the tail helix latch hypothesis in the gelsolin activation process. [O] . Feng Cheng, Jianhua Shen, Xiaomin Luo, 2002

机译：凝溶胶蛋白活化过程中尾螺旋锁假说的分子动力学模拟。
7. Latency and Latch Count Minimization in Wave Steered Circuits [O] . Amit Singh, Arindam Mukherjee, Malgorzata Marek-sadowska 2001

机译：波导电路中的延迟和锁存计数最小化
8. Microwave Integrated Circuit Steerable Polarizer. [R] . 1974

机译：微波集成电路可控偏振器。

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号