首页> 外文OA文献 >Drowsy Caches: Simple Techniques for Reducing Leakage Power

【2h】

Drowsy Caches: Simple Techniques for Reducing Leakage Power

机译：昏昏欲睡的缓存：减少泄漏功率的简单技术

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Krisztián Flautner; Nam Sung Kim; Steve Martin; David Blaauw; Trevor Mudge;
展开▼
作者单位

展开▼
年度 2002
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Circuit and microarchitectural techniques for reducing cache leakage power [J] . Nam Sung Kim, Flautner K., Blaauw D., IEEE transactions on very large scale integration (VLSI) systems . 2004,第2期

机译：降低缓存泄漏功率的电路和微体系结构技术
2. Implications of gated-Vss technique on leakage power in embedded caches [J] . Dhireesha Kudithipudi, Eugene John International Journal of Embedded Systems . 2009,第1期

机译：门控Vss技术对嵌入式缓存中泄漏功率的影响
3. Quantitative analysis and optimization techniques for on-chip cache leakage power [J] . Nam Sung Kim, Blaauw D., Mudge T. IEEE transactions on very large scale integration (VLSI) systems . 2005,第10期

机译：片上高速缓存泄漏功率的定量分析和优化技术
4. Drowsy caches: simple techniques for reducing leakage power [C] . Flautner, K., Nam Sung Kim, . 2002

机译：昏昏欲睡的缓存：降低泄漏功率的简单技术
5. Circuit and microarchitectural techniques for processor on-chip cache leakage power reduction. [D] . Kim, Nam Sung. 2004

机译：用于减少处理器片上高速缓存泄漏功率的电路和微体系结构技术。
6. Reducing the WCET and analysis time of systems with simple lockable instruction caches [O] . Alba Pedro-Zapater, Juan Segarra, Rubén Gran Tejero, 2020

机译：用简单的可锁定指令缓存减少WCET和分析时间
7. Circuit and microarchitectural techniques for reducing cache leakage power [O] . Nam Sung Kim, Krisztian Flautner, David Blaauw, 2004

机译：用于降低高速缓存泄漏功率的电路和微架构技术

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号