首页> 外文OA文献 >A 64-bit Decimal Floating-Point Adder

【2h】

A 64-bit Decimal Floating-Point Adder

机译：64位十进制浮点加法器

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
John Thompson; Ini Karra; Michael J. Schulte;
展开▼
作者单位

展开▼
年度 2004
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. A fully redundant decimal adder and its application in parallel decimal multipliers [J] . Saeid Gorgin, Ghassem Jaberipur Microelectronics journal . 2009,第10期

机译：完全冗余的十进制加法器及其在并行十进制乘法器中的应用
2. An At-Speed Test Technique for High-Speed High-order Adder by a 6.4-GHz 64-bit Domino Adder Example [J] . Wang Y.-S., Hsieh M.-H., Li J. C.-M., Circuits and Systems I: Regular Papers, IEEE Transactions on . 2012,第8期

机译：6.4 GHz 64位Domino加法器示例的高速高阶加法器全速测试技术
3. Fast Algorithm of A 64-bit Decimal Logarithmic Converter [J] . Ramin Tajallipour, Md. Ashraful Islam, Khan A. Wahid Journal of Computers . 2010,第12期

机译：64位十进位数对数转换器的快速算法
4. FPGA implementation of a 64-Bit BID-based decimal floating-point adder/subtractor [C] . Farmahini-Farahani Amin, Tsen Charles, Compton Katherine Field-Programmable Technology, 2009. FPT 2009 . 2009

机译：基于64位BID的十进制浮点加法器/减法器的FPGA实现
5. Decimal floating-point platform support with the binary integer decimal encoding. [D] . Tsen, Charles. 2009

机译：十进制浮点平台支持二进制二进制十进制编码。
6. The Role of Domain-General Cognitive Abilities and Decimal Labels in At-Risk Fourth-Grade Students’ Decimal Magnitude Understanding [O] . Amelia S. Malone, Abbey M. Loehr, Lynn S. Fuchs -1

机译：领域一般认知能力和小数标签在高危四年级学生小数幅度理解中的作用
7. Decimal floating-point adder and multifunction unit with injection-based rounding [O] . Liang-kai Wang, Michael J. Schulte 2008

机译：十进制浮点加法器和具有基于注入的舍入的多功能单元
8. Percola: A Special Purpose Programmable 64-BIT Floating-Point Processor. [R] . Normand, J. M. 1988

机译：percola：专用可编程64位浮点处理器。

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号