首页> 外文OA文献 >Verification of Synchronous Circuits by Symbolic Logic Simulation

【2h】

Verification of Synchronous Circuits by Symbolic Logic Simulation

机译：通过符号逻辑仿真验证同步电路

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Randal E. Bryant;
展开▼
作者单位

展开▼
年度 1989
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Verisym: Verifying Circuits by Symbolic Simulation [J] . WILLIAM ADAMS, WARREN A. HUNT, DAMIR JAMSEK Formal Methods in System Design . 2003,第2期

机译：Verisym：通过符号仿真验证电路
2. Estimation of average switching activity in combinational logic circuits using symbolic simulation [J] . Monteiro J., Devadas S. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems . 1997,第1期

机译：使用符号仿真估计组合逻辑电路中的平均开关活动
3. Clocked ratioed logic for implementing synchronous circuits in logic arrays [J] . Mowchenko J.T., Pong M.Y.-M. Electronics Letters . 1995,第2期

机译：时钟比例逻辑，用于在逻辑阵列中实现同步电路
4. Time-Symbolic Simulation for Accurate Timing Verification of Asynchronous Behavior of Logic Circuits [C] . Ishiura N., Takahashi M., Yajima S. World Class Manufacture for SMEs: Some ot the Issues . 1996

机译：时间符号仿真，用于逻辑电路异步行为的准确时序验证
5. Symbolic simulation techniques for verifying RTL circuits combining datapaths and controllers. [D] . Su, Xiaowu Jeffrey. 2002

机译：用于验证结合了数据路径和控制器的RTL电路的符号仿真技术。
6. Electrical Coupling and Simulation of Monolithic 3D Logic Circuits and Static Random Access Memory [O] . Tae Jun Ahn, Bum Ho Choi, Sung Kyu Lim, 2019

机译：整体式3D逻辑电路和静态随机存取存储器的电耦合和仿真
7. Verification of Synchronous Circuits by Symbolic Logic Simulation [O] . Bryant Randal E. 1989

机译：通过符号逻辑仿真验证同步电路
8. Simulation and Verification of Synchronous Set Relations in Rewriting Logic. [R] . Rocha, C., Munoz, C. A. 2011

机译：重写逻辑中同步集关系的仿真与验证。

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号