首页> 外文OA文献 >Correcting Multiple Design Errors in Digital VLSI Circuits

【2h】

Correcting Multiple Design Errors in Digital VLSI Circuits

机译：纠正数字VLSI电路中的多个设计错误

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Andreas G. Veneris; Ibrahim N. Hajj;
展开▼
作者单位

展开▼
年度 1999
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Diagnosis and correction of multiple logic design errors in digital circuits [J] . Pi-Yu Chung, Hajj I.N. IEEE transactions on very large scale integration (VLSI) systems . 1997,第2期

机译：诊断和纠正数字电路中的多种逻辑设计错误
2. Comments on 'A compact thermal noise model for the investigation of soft error rates in MOS VLSI digital circuits' [J] . Kolodziejski J.F., Spiralski L. IEEE Journal of Solid-State Circuits . 1990,第4期

机译：关于“用于研究MOS VLSI数字电路中软错误率的紧凑型热噪声模型”的评论
3. A compact thermal noise model for the investigation of soft error rates in MOS VLSI digital circuits [J] . Layman P.A., Chamberlain S.G. IEEE Journal of Solid-State Circuits . 1989,第1期

机译：用于研究MOS VLSI数字电路中软错误率的紧凑型热噪声模型
4. Correcting multiple design errors in digital VLSI circuits [C] . Veneris, A.G., Hajj, . 1999

机译：纠正数字VLSI电路中的多个设计错误
5. Design and analysis methodologies to reduce soft errors in nanometer VLSI circuits. [D] . Gill, Balkaran Singh. 2006

机译：设计和分析方法可减少纳米VLSI电路中的软错误。
6. Automatic Design of Digital Synthetic Gene Circuits [O] . Mario A. Marchisio, Jörg Stelling 2011

机译：数字合成基因电路的自动设计
7. Multiple Design Error Diagnosis and Correction in Digital VLSI Circuits [O] . Andreas G. Veneris 1998

机译：数字VLsI电路中的多设计误差诊断与校正
8. Applications of Error Correcting Codes in Fault-Tolerant Logic-Design for VLSI Circuits. [R] . Lala, P. K., Martin, H. L. 1992

机译：纠错码在VLsI电路容错逻辑设计中的应用。

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号