首页> 外文OA文献 >Gate triggering: A new framework for minimizing glitch power dissipation in static CMOS ICs and its ILP-based optimization

【2h】

Gate triggering: A new framework for minimizing glitch power dissipation in static CMOS ICs and its ILP-based optimization

机译：栅极触发：一个新的框架，用于最小化静态CMOS IC中的毛刺功率耗散及其基于ILP的优化

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Nihar R. Mahapatra; Rajagopalan Janakiraman;
展开▼
作者单位

展开▼
年度 2008
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Analytical Formulas of Output Waveform and Short-Circuit Power Dissipation for Static CMOS Gates Driving a CBC π Load [J] . Akio HIRATA, Hidetoshi ONODERA, Keikichi TAMARU IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences . 1998,第3期

机译：驱动CBCπ负载的静态CMOS门的输出波形和短路功耗的解析公式
2. Closed expressions for power dissipations of CMOS logic gates and their application to CMOS circuitries [J] . Hiroaki Shikano, Tomochika Harada, Tadayoshi Enomoto 電子情報通信学会技術研究報告. VLSI設計技術. VLSI Design Technologies . 2001,第695期

机译：CMOS逻辑门功耗的封闭式及其在CMOS电路中的应用
3. Closed expressions for power dissipations of CMOS logic gates and their application to CMOS circuitries [J] . Hiroaki Shikano, Tomochika Harada, Tadayoshi Enomoto 電子情報通信学会技術研究報告. 集積回路. Integrated Circuits and Devices . 2001,第697期

机译：CMOS逻辑门功耗的封闭式及其在CMOS电路中的应用
4. Gate triggering: a new framework for minimizing glitch power dissipation in static CMOS ICs and its ILP-based optimization [C] . Mahapatra, N.R., Janakiraman, . 2000

机译：栅极触发：一个新的框架，用于最小化静态CMOS IC中的毛刺功率耗散及其基于ILP的优化
5. Dynamic CMOS circuit power dissipation methodology in low power high bandwidth chip design. [D] . Jeong, Taikyeong. 2004

机译：低功耗高带宽芯片设计中的动态CMOS电路功耗方法。
6. Low-Voltage 96 dB Snapshot CMOS Image Sensor with 4.5 nW Power Dissipation per Pixel [O] . Arthur Spivak, Adam Teman, Alexander Belenky, 2012

机译：低压96 dB快照CMOS图像传感器每像素功耗4.5 nW
7. Efficient techniques based on gate triggering for designing static CMOS ICs with very low glitch power dissipation [O] . Nihar R. Mahapatra, Sriram V. Garimella, Alwin Tareen 2009

机译：基于栅极触发的高效技术，用于设计具有极低毛刺功率耗散的静态CmOs IC

Gate triggering: A new framework for minimizing glitch power dissipation in static CMOS ICs and its ILP-based optimization

著录项

引文网络

相似文献

相关主题

期刊订阅