机译:基于尖峰的紧凑型数字神经形态架构,可有效实现高阶FIR滤波器
机译:用于(9,7)小波滤波器的高速,低功耗2-D DWT的高效VLSI架构和FPGA实现
机译:用于(9,7)小波滤波器的高速,低功耗2-D DWT的高效VLSI架构和FPGA实现
机译:使用针对FPGA架构的先进综合方法有效实现数字滤波器
机译:用于二维/三维数字滤波器的FPGA体系结构。
机译:高效实现FPGA对基于LMS自适应滤波器的FECG提取
机译:信号处理方法的实现及其使用FPGA技术的多载波调制的硬件实现。在移动和无线应用中使用HDL编码在DWT上验证和实现多载波调制以及DWT的信道估计技术和滤波器组架构的信号处理。