首页> 外文OA文献 >A STATIC NOISE IMPACT ANALYSIS METHODOLOGY FOR EVALUATING TRANSIENT ERROR EFFECTS IN DIGITAL VLSI CIRCUITS 1

【2h】

A STATIC NOISE IMPACT ANALYSIS METHODOLOGY FOR EVALUATING TRANSIENT ERROR EFFECTS IN DIGITAL VLSI CIRCUITS 1

机译：评估数字VLSI电路中瞬态误差影响的静态噪声影响分析方法1

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Chong Zhao; Xiaoliang Bai; Sujit Dey;
展开▼
作者单位

展开▼
年度 2008
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Comments on 'A compact thermal noise model for the investigation of soft error rates in MOS VLSI digital circuits' [J] . Kolodziejski J.F., Spiralski L. IEEE Journal of Solid-State Circuits . 1990,第4期

机译：关于“用于研究MOS VLSI数字电路中软错误率的紧凑型热噪声模型”的评论
2. A compact thermal noise model for the investigation of soft error rates in MOS VLSI digital circuits [J] . Layman P.A., Chamberlain S.G. IEEE Journal of Solid-State Circuits . 1989,第1期

机译：用于研究MOS VLSI数字电路中软错误率的紧凑型热噪声模型
3. Review and Analysis of the Impacts and Effects on Low Power VLSI Circuits Operating in Subthreshold Regime [J] . D. Jennifer Judy, V. S. Kanchana Bhaaskaran International Journal of Engineering and Technology . 2013,第5期

机译：亚阈值状态下对低功率VLSI电路的影响和影响的回顾与分析
4. A static noise impact analysis methodology for evaluating transient error effects in digital VLSI circuits [C] . Chong Zhao, Xiaoliang Bai, Sujit Dey . 2005

机译：用于评估数字VLSI电路中瞬态误差影响的静态噪声影响分析方法
5. Design and analysis methodologies to reduce soft errors in nanometer VLSI circuits. [D] . Gill, Balkaran Singh. 2006

机译：设计和分析方法可减少纳米VLSI电路中的软错误。
6. Modeling Nonlinear Errors in Surface Electromyography Due To Baseline Noise: A New Methodology [O] . Laura Frey Law, Chandramouli Krishnan, Keith Avin -1

机译：面向基线噪声的表面肌电图中的非线性误差：一种新方法
7. Statistical static timing analysis considering the impact of power supply noise in VLSI circuits [O] . Kim, Hyun Sung 2009

机译：考虑电源噪声对VLSI电路影响的统计静态时序分析

A STATIC NOISE IMPACT ANALYSIS METHODOLOGY FOR EVALUATING TRANSIENT ERROR EFFECTS IN DIGITAL VLSI CIRCUITS 1

著录项

引文网络

相似文献

相关主题

期刊订阅