首页> 外文OA文献 >Software Caching on Cache-Coherent Multiprocessors

【2h】

Software Caching on Cache-Coherent Multiprocessors

机译：缓存一致性多处理器上的软件缓存

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Ricardo Bianchini; Thomas J. Leblanc;
展开▼
作者单位

展开▼
年度 1992
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. LIGERO: A Light but Efficient Router Conceived for Cache-Coherent Chip Multiprocessors [J] . PABLO ABAD, VALENTIN PUENTE, JOSE-ANGEL GREGORIO ACM Transactions on Architecture and Code Optimization . 2012,第4期

机译：LIGERO：一种用于高速缓存一致性芯片多处理器的轻便高效路由器
2. CCNoC： Cache-Coherent Network on Chip for Chip Multiprocessors [J] . 王惊雷, 薛一波, Member CCF IEEE, 计算机科学技术学报：英文版 . 2010,第002期

机译：CCNoC：用于芯片多处理器的高速缓存一致性片上网络
3. CCNoC:Cache-Coherent Network on Chip for Chip Multiprocessors [J] . Jing-Lei Wang, Yi-Bo Xue, Hai-Xia Wang, 计算机科学技术学报（英文版） . 2010,第002期
4. Software caching on cache-coherent multiprocessors [C] . Bianchini, R., LeBlanc, . 1992

机译：缓存一致性多处理器上的软件缓存
5. Memory latency evaluation in cluster-based cache-coherent multiprocessor systems with different interconnection topologies. [D] . Asaduzzaman, Abu Sadath Mohammad. 1997

机译：具有不同互连拓扑的基于群集的缓存一致性多处理器系统中的内存延迟评估。
6. Heterogeneous LoRa-Based Wireless Multimedia Sensor Network Multiprocessor Platform for Environmental Monitoring [O] . Sebastián García, Diego F. Larios, Julio Barbancho, 2019

机译：基于LoRa的异构无线多媒体传感器网络多处理器平台用于环境监测
7. Reducing Ownership Overhead for Load-Store Sequences in Cache-Coherent Multiprocessors [O] . Jim Nilsson, Fredrik Dahlgren 2008

机译：减少缓存一致性多处理器中的加载-存储序列的所有权开销
8. Memory Contention in Scalable Cache-Coherent Multiprocessors [R] . Bianchini, R., Crovella, M. E., Kontothanassis, L., 1993

机译：可伸缩高速缓存相干多处理器中的内存争用

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号