首页> 外文OA文献 >A LOW LATENCY BI-DIRECTIONAL SERIAL-PARALLEL MULTIPLIER ARCHITECTURE

【2h】

A LOW LATENCY BI-DIRECTIONAL SERIAL-PARALLEL MULTIPLIER ARCHITECTURE

机译：低延迟双向双向并行乘法器体系结构

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
A. Bouridane; M. Nibouche; D. Crookes; B. Albesher;
展开▼
作者单位

展开▼
年度 2008
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Hybrid low-latency serial-parallel multiplier architecture [J] . Al-Besher B., Bouridane A. Electronics Letters . 1998,第2期

机译：混合低延迟串行并行乘法器体系结构
2. Fault-tolerant architecture for serial-parallel multipliers [J] . Aida O. Abd El-Gawad International Journal of Computer Applications in Technology . 1998,第1a2期

机译：串行并行乘法器的容错架构
3. Modified Binary Multiplier Architecture to Achieve Reduced Latency and Hardware Utilization [J] . Tomar Geetam Singh, George Marcus Lloyde Wireless personal communications: An Internaional Journal . 2018,第4期

机译：修改二进制乘法器架构，实现降低的延迟和硬件利用率
4. A low latency bi-directional serial-parallel multiplier architecture [C] . Bouridane, A., Nibouche, . 2000

机译：低延迟双向串行并行乘法器架构
5. Layout of a low latency hybrid serial-parallel multiplier using TSMC 0.25mum technology. [D] . Pradhan, Deepti. 2008

机译：采用台积电0.25mm技术的低延迟混合串行并行乘法器的布局。
6. Real-time imaging with radial GRAPPA: Implementation on a Heterogeneous Architecture for Low-Latency Reconstructions [O] . Haris Saybasili, Daniel A. Herzka, Nicole Seiberlich, -1

机译：径向GRAPPA实时成像：在异构架构上实现低延迟重建
7. Tiered-Latency DRAM: A Low Latency and Low Cost DRAM Architecture [O] . Lee, Donghyuk, Kim, Yoongu, Seshadri, Vivek, 2013

机译：分层延迟DRAM：低延迟和低成本DRAM架构

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号