首页> 外文OA文献 >Efficient Power Co-Estimation Techniques for System-on-Chip Design

【2h】

Efficient Power Co-Estimation Techniques for System-on-Chip Design

机译：片上系统设计的高效功率协同估计技术

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Marcello Lajolo; Anand Raghunathan; Sujit Dey; Luciano Lavagno;
展开▼
作者单位

展开▼
年度 2000
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Efficient power analysis approach and its application to system-on-chip design [J] . Durrani Yaseer Arafat, Riesgo Teresa Microprocessors and microsystems . 2016,第octa期

机译：高效功率分析方法及其在片上系统设计中的应用
2. Realization of Efficient Multiplier for Low Power Biomedical Signal Processing System-on-Chip Design for Portable ECG Monitoring Systems [J] . R. Praveena, S. Nirmala Indian Journal of Science and Technology . 2015,第24期

机译：低功耗生物医学信号处理系统便携式便携式心电监护系统芯片设计的高效乘法器的实现
3. Low-Power Near-Threshold Design: Techniques to Improve Energy Efficiency Energy-efficient near-threshold design has been proposed to increase energy efficiency across a wid [J] . Pinckney Nathaniel, Blaauw David, Sylvester Dennis Solid-State Circuits Magazine, IEEE . 2015,第2期

机译：低功耗近阈值设计：提高能源效率的技术已提出节能近阈值设计来提高整个工厂的能源效率
4. Efficient power co-estimation techniques for system-on-chip design [C] . Marcello Lajolo, Anand Raghunathan, Sujit Dey, Annual Workshop on Petascale Data Storage;Workshop on Petascale Data Storage . 2009

机译：片上系统设计的高效功率协估计技术
5. Design Techniques for Power-Efficient Continuous Time Sigma Delta Modulator [D] . Li, Daxiang. 2017

机译：高效连续时间Σ-Δ调制器的设计技术
6. Co-Design Method and Wafer-Level Packaging Technique of Thin-Film Flexible Antenna and Silicon CMOS Rectifier Chips for Wireless-Powered Neural Interface Systems [O] . Kenji Okabe, Horagodage Prabhath Jeewan, Shota Yamagiwa, 2015

机译：用于无线供电的神经接口系统的薄膜柔性天线和硅CMOS整流器芯片的协同设计方法和晶圆级封装技术
7. Efficient power co-estimation techniques for system-on-chip design [O] . Marcello Lajolo, Politecnico Di Torino, Anand Raghunathan, 2000

机译：用于片上系统设计的高效功率协同估计技术

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号