首页> 外文OA文献 >Efficient Minarea Retiming of Large Level-Clocked Circuits

【2h】

Efficient Minarea Retiming of Large Level-Clocked Circuits

机译：大型锁相电路的有效Minarea重定时

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Naresh Maheshwari; Sachin S. Sapatnekar;
展开▼
作者单位

展开▼
年度 2008
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Optimal retiming of level-clocked circuits using symmetric clock schedules [J] . Lockyear B., Ebeling C. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems . 1994,第9期

机译：使用对称时钟时间表对电平时钟电路进行最佳重定时
2. On Efficient Retiming of Fixed-Point Circuits [J] . P. K. Meher IEEE transactions on very large scale integration (VLSI) systems . 2016,第4期

机译：定点电路的有效重定时
3. Efficient retiming of large circuits [J] . Maheshwari N., Sapatnekar S. IEEE transactions on very large scale integration (VLSI) systems . 1998,第1期

机译：大型电路的有效重定时
4. Efficient minarea retiming of large level-clocked circuits [C] . Maheshwari N., Sapatnekar S.S. Proceedings of the 2000 IEEE International Symposium on Intelligent Control, 2000, 2000 . 2000

机译：大型时钟电路的有效的minarea重定时
5. The retiming and routing of VLSI circuits. [D] . Saxena, Prashant. 1998

机译：VLSI电路的重定时和路由。
6. Neurocognitive modeling of latent memory processes reveals reorganization of hippocampal-cortical circuits underlying learning and efficient strategies [O] . Kaustubh Supekar, Hyesang Chang, Percy K. Mistry, 2021

机译：潜伏记忆过程的神经认知建模揭示了海马 - 皮质电路的重组基础和高效策略的基础 - 皮质电路
7. A Practical Algorithm for Retiming Level-Clocked Circuits [O] . Naresh Maheshwari, Sachin S. Sapatnekar 1996

机译：一种实现重新定时电平时钟电路的算法
8. Optimal Retiming of Multi-Phase, Level-Clocked Circuits [R] . Lockyear, B., Ebeling, C. 1991

机译：多相电平时钟电路的最佳重定时

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号