首页> 外文OA文献 >Energy-Efficient Processor Design Using Multiple Clock Domains with Dynamic Voltage and Frequency Scaling

【2h】

Energy-Efficient Processor Design Using Multiple Clock Domains with Dynamic Voltage and Frequency Scaling

机译：使用具有动态电压和频率缩放功能的多个时钟域的节能处理器设计

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Greg Semeraro; Grigorios Magklis; Rajeev Balasubramonian; David H. Albonesi; Sandhya Dwarkadas; Hya Dwarkadas; Michael L. Scott;
展开▼
作者单位

展开▼
年度 2002
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. DYNAMIC FREQUENCY AND VOLTAGE SCALING FOR A MULTIPLE-CLOCK-DOMAIN MICROPROCESSOR [J] . Grigorios Magklis, Greg Semeraro, David H. Albonesi, IEEE Micro . 2003,第6期

机译：多时钟域微处理机的动态频率和电压缩放
2. A SCHEDULING SCHEME WITH DYNAMIC FREQUENCY CLOCKING AND MULTIPLE VOLTAGES FOR LOW POWER DESIGNS [J] . Wen Dongxin, Wang Ling, Yang Xiaozong 电子科学学刊（英文版） . 2007,第004期

机译：低功耗设计中具有动态频率锁定和多个电压的调度方案
3. Energy-Efficient Datapath Scheduling Using Multiple Voltages and Dynamic Clocking [J] . SARAJU P. MOHANTY, N. RANGANATHAN ACM Transactions on Design Automation of Electronic Systems . 2005,第2期

机译：使用多个电压和动态时钟的节能型数据路径调度
4. Energy-efficient processor design using multiple clock domains with dynamic voltage and frequency scaling [C] . Semeraro, G., Magklis, . 2002

机译：使用具有动态电压和频率缩放功能的多个时钟域的节能处理器设计
5. Dynamic voltage and frequency scaling for energy-efficient system design. [D] . Choi, Kihwan. 2005

机译：动态电压和频率缩放可实现节能系统设计。
6. Clock Frequency Impact on the Performance of High-Security Cryptographic Cipher Suites for Energy-Efficient Resource-Constrained IoT Devices [O] . Manuel Suárez-Albela, Paula Fraga-Lamas, Luis Castedo, 2019

机译：时钟频率对节能型资源受限物联网设备的高安全密码密码套件性能的影响
7. Energy-Efficient Processor Design Using Multiple Clock Domains with DynamicVoltage and Frequency Scaling [O] . 2008

机译：使用具有动态电压和频率缩放功能的多个时钟域的节能处理器设计

Energy-Efficient Processor Design Using Multiple Clock Domains with Dynamic Voltage and Frequency Scaling

著录项

引文网络

相似文献

相关主题

期刊订阅