首页> 外文OA文献 >An ASIC design of a high-speed clock and data recovery circuit

【2h】

An ASIC design of a high-speed clock and data recovery circuit

机译：高速时钟和数据恢复电路的ASIC设计

页面导航

摘要
著录项
引文网络
相似文献
相关主题

摘要

Department of Electronic and Information Engineering

机译：电子信息工程系

著录项

作者
Ng CW; Yu KH; Sham CW; Tse CK;
展开▼
作者单位

展开▼
年度 2011
总页数
原文格式 PDF
正文语种 eng
中图分类

相似文献

外文文献
中文文献
专利

1. Design of high-speed clock and data recovery circuits [J] . Tan Kok-Siang, Mohd-Shahimae Sulaiman, Chuah Hean-Teik, Analog Integrated Circuits and Signal Processing . 2007,第1a2期

机译：高速时钟和数据恢复电路的设计
2. Design of high-speed clock and data recovery circuits [J] . Tan Kok-Siang, Mohd-Shahiman Sulaiman, Chuah Hean-Teik, Analog Integrated Circuits and Signal Processing . 2007,第1a2期

机译：高速时钟和数据恢复电路的设计
3. Basics of Clock and Data Recovery Circuits: Exploring High-Speed Serial Links [J] . Amir Amirkhany Solid-State Circuits Magazine, IEEE . 2020,第1期

机译：时钟和数据恢复电路的基础知识：探索高速串行链路
4. An ASIC Design of a High-Speed Clock and Data Recovery Circuit [C] . Chi-Wai Ng, Kai-Hung Yu, Chiu-Wing Sham, International Conference on MEMS, NANO and Smart Systems . 2012

机译：高速时钟和数据恢复电路的ASIC设计
5. Design and modeling of high-speed clock and data recovery circuits. [D] . Lee, Jri. 2003

机译：高速时钟和数据恢复电路的设计和建模。
6. Quantitative comparison of wideband low-latency phase-locked loop circuit designs for high-speed frequency modulation atomic force microscopy [O] . Kazuki Miyata, Takeshi Fukuma 2018

机译：高速调频原子力显微镜的宽带低延迟锁相环电路设计的定量比较
7. Challenges in the Design of High-Speed Clock and Data Recovery Circuits [O] . 2008

机译：高速时钟和数据恢复电路设计面临的挑战

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号