首页> 外文OA文献 >VLSI design of a very fast pipelined carry look ahead adder

【2h】

VLSI design of a very fast pipelined carry look ahead adder

机译：快速流水线进位超前加法器的VLSI设计

页面导航

摘要
著录项
相似文献
相关主题

摘要

Approved for public release; distribution is unlimited

机译：批准公开发布；发行是无限的

著录项

作者
Conradi Joseph Robert; Hauenstein Bruce Robert;
展开▼
作者单位

展开▼
年度 1983
总页数
原文格式 PDF
正文语种 en_US
中图分类

相似文献

外文文献
中文文献
专利

1. Efficient VLSI implementation of statistical carry lookahead adder [J] . Corsonello P., Perri S. Electronics Letters . 1998,第9期

机译：统计进位超前加法器的高效VLSI实现
2. A BiCMOS dynamic carry lookahead adder circuit for VLSI implementation of high-speed arithmetic unit [J] . Kuo J.B., Liao H.J. IEEE Journal of Solid-State Circuits . 1993,第3期

机译：用于高速算术单元的VLSI实现的BiCMOS动态进位超前加法器电路
3. Carry save adder and carry look ahead adder using inverter chain based coplanar QCA full adder for low energy dissipation [J] . Erniyazov Sarvarbek, Jeon Jun-Cheol Microelectronic Engineering . 2019,第APRa期

机译：使用基于逆变器链的共面QCA全加法器进行进位保存加法器和进位前瞻加法器，以降低能耗
4. Pipelined Carry Lookahead Adder Design in Quantum-dot Cellular Automata [C] . Heumpil Cho, Earl E. Swartzlander Jr. Asilomar Conference on Signals, Systems and Computers . 2006

机译：流水线携带Quantum-Dot Cellular Automata的携带看法加法器设计
5. High-speed low-cost VLSI DSP algorithms based on novel fast convolutions and look-ahead pipelining structures. [D] . Cheng, Chao. 2007

机译：基于新型快速卷积和超前流水线结构的高速低成本VLSI DSP算法。
6. Speed and energy optimized quasi-delay-insensitive block carry lookahead adder [O] . P. Balasubramanian, D. L. Maskell, N. E. Mastorakis -1

机译：速度和能量优化的准延迟不敏感块带有超前加法器
7. Design and Implementation of Parallel Prefix Adder for Improving the Performance of Carry Lookahead Adder [O] . 2015

机译：并行前缀加法器的设计与实现，提高携带看法加法器的性能

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号