A serial bus architecture for parallel processing systems.

机译：用于并行处理系统的串行总线体系结构。

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

摘要
著录项
引文网络
相似文献
相关主题

摘要

Approved for public release; distribution is unlimited

机译：批准公开发布；发行是无限的

著录项

作者
Delaney Kevin J.;
展开▼
作者单位

展开▼
年度 1986
总页数
原文格式 PDF
正文语种 en_US
中图分类

相似文献

外文文献
中文文献
专利

1. An On-Sensor Bit-Serial Column-Parallel Processing Architecture for High-Speed Discrete Fourier Transform [J] . Eki T., Kawahito S., Tadokoro Y. IEEE transactions on circuits and systems. II, Express briefs . 2006,第8期

机译：高速离散傅里叶变换的传感器位串行列并行处理架构
2. An On-Sensor Bit-Serial Column-Parallel Processing Architecture for High-Speed Discrete Fourier Transform [J] . Eki T., Kawahito S., Tadokoro Y. IEEE Transactions on Circuits and Systems. II, Express Briefs . 2006,第8期

机译：高速离散傅里叶变换的传感器位串行列并行处理架构
3. Stereo vision VLSI processor based on pixel-serial and window-parallel architecture [J] . Masanori Hariyama, Michitaka Kameyama Journal of robotics and mechatronics . 2000,第5期

机译：基于像素串行和窗口并行架构的立体视觉VLSI处理器
4. Characterizing High-Speed Serial Transceivers for a Multi-processor Parallel Architecture [C] . Mireya Zapata, Bernardo Vallejo-Mancero, Liliana Topon-Visarrea International Conference on Human Systems Engineering and Design . 2020

机译：为多处理器并行架构表征高速串行收发器
5. Architecture and performance of processor-memory interconnection networks for MIMD shared memory parallel processing systems. [D] . Liu, Yue-Sheng. 1990

机译：MIMD共享内存并行处理系统的处理器-内存互连网络的体系结构和性能。
6. The Processing of Somatosensory Information Shifts from an Early Parallel into a Serial Processing Mode: A Combined fMRI/MEG Study [O] . Carsten M. Klingner, Stefan Brodoehl, Ralph Huonker, 2016

机译：体感信息的处理从早期并行转变为串行处理模式：fMRI / MEG组合研究
7. Special Issue. Recent of Broadcasting Technology. 2. Total Digitalization. 2-1 Systems. 2-1-3 Digital Video Interface. 2 Serial Digital Video Interface with Parallel Processing 10B1C Coding. [O] . Takeo Tsutsui, Masatoshi Yorozu 1992

机译：特刊。近期广播技术。 2.总数字化。 2-1系统。 2-1-3数字视频界面。 2串行数字视频接口，并行处理10B1C编码。

A serial bus architecture for parallel processing systems.

摘要

著录项

引文网络

相似文献

相关主题

期刊订阅