首页> 外文OA文献 >On the design of LPM address generators using multiple LUT Cascades on FPGAs

【2h】

On the design of LPM address generators using multiple LUT Cascades on FPGAs

机译：关于在FPGA上使用多个LUT级联的LPM地址生成器的设计

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

摘要
著录项
引文网络
相似文献
相关主题

摘要

International Journal of Electronics, Vol. 94, Issue 5, May 2007, pp.451-467,

机译：国际电子杂志，卷。 94，第5期，2007年5月，第451-467页，

著录项

作者
Qin Hui; Sasao Tsutomu; Butler Jon T.;
展开▼
作者单位

展开▼
年度 2007
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. On the design of LPM address generators using multiple LUT cascades on FPGAs [J] . H. QIN, T. SASAO, J. T. BUTLER International journal of electronics . 2007,第5期

机译：关于在FPGA上使用多个LUT级联的LPM地址生成器的设计
2. Design and implementation of cascaded H-Bridge multilevel inverter using FPGA with multiple carrier phase disposition modulation scheme [J] . Chitra S., Valluvan K. R. Microprocessors and microsystems . 2020,第Jula期

机译：多载流量调制方案使用FPGA级联H桥多级逆变器的设计与实现
3. FPGA-Based Design Δ-Σ Audio D/A Converter with a Resolution Clock Generator Enhancement Circuit [J] . Noura Ben Ameur, Nouri Masmoudi, Mourad Loulou Journal of circuits, systems and computers . 2015,第3期

机译：基于FPGA的设计Δ-Σ音频D / A转换器，带有分辨率时钟发生器增强电路
4. Implementation of LPM Address Generators on FPGAs [C] . Hui Qin, Tsutomu Sasao, Jon T. Butler International Workshop on Reconfigurable Computing: Architectures and Applications(ARC 2005); 20060301-03; Delft(NL) . 2006

机译：在FPGA上实现LPM地址生成器
5. Implementation of a software defined radio on FPGAs using system generator [D] . Patel, Tanvika M. 2010

机译：使用系统生成器在FPGA上实现软件定义的无线电
6. Design of Spiking Central Pattern Generators for Multiple Locomotion Gaits in Hexapod Robots by Christiansen Grammar Evolution [O] . Andres Espinal, Horacio Rostro-Gonzalez, Martin Carpio, 2016

机译：基于克里斯蒂安森语法进化论的六足机器人多种运动步态的尖刺中央模式发生器设计
7. On the design of LPM address generators using multiple LUT cascades on FPGAs [O] . H. Qin, T. Sasao, J. T. Butler 2007

机译：在FPGA上使用多LUT级联的LPM地址发生器设计

On the design of LPM address generators using multiple LUT Cascades on FPGAs

摘要

著录项

引文网络

相似文献

相关主题

期刊订阅