首页> 外文OA文献 >The minimization of multiple valued logic expressions using parallel processors

【2h】

The minimization of multiple valued logic expressions using parallel processors

机译：使用并行处理器最小化多值逻辑表达式

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

摘要
著录项
引文网络
相似文献
相关主题

摘要

Approved for public release; distribution is unlimited

机译：批准公开发布；发行是无限的

著录项

作者
Oral Sabri Onur;
展开▼
作者单位

展开▼
年度 1991
总页数
原文格式 PDF
正文语种 en_US
中图分类

相似文献

外文文献
中文文献
专利

1. Demonstration and architectural analysis of complementary metal-oxide semiconductor/multiple-quantum-well smart-pixel array cellular logic processors for single-instruction multiple-data parallel-pipeline processing [J] . Jen-Ming Wu, Charles B. Kuznia, Bogdan Hoanca Applied optics . 1999,第11期

机译：用于单指令多数据并行流水线处理的互补金属氧化物半导体/多量子阱智能像素阵列细胞逻辑处理器的演示和体系结构分析
2. An Improved Local Search Learning Method for Multiple-Valued Logic Network Minimization with Bi-objectives [J] . Shangce GAO, Qiping CAO, Catherine VAIRAPPAN, IEICE Transactions on fundamentals of electronics, communications & computer sciences . 2009,第1期

机译：具有双目标的多值逻辑网络最小化的一种改进的局部搜索学习方法
3. A HEAT QUENCH ALGORITHM FOR THE MINIMIZATION OF MULTIPLE-VALUED PROGRAMMABLE LOGIC ARRAYS [J] . GERHARD W. DUECK, JON T. BUTLER Computers and Electrical Engineering . 1996,第2期

机译：最小化多值可编程逻辑阵列的热淬火算法
4. An advanced minimization technique for multiple valued multiple output logic expressions using LUT and realization using current mode CMOS [C] . Shahriar, M.S., Mustafa, . 2005

机译：使用LUT的多值多输出逻辑表达式的高级最小化技术，以及使用电流模式CMOS的实现
5. Minimizing and flow problems for multiple-valued functions and maps. [D] . Zhu, Wei. 2007

机译：多值函数和映射的最小化和流动问题。
6. When fast logic meets slow belief: Evidence for a parallel-processing model of belief bias [O] . Dries Trippas, Valerie A. Thompson, Simon J. Handley -1

机译：当快速逻辑遇到慢速信念时：信念偏差并行处理模型的证据
7. HAMLET - An expression compiler/optimizer for the implementation of heuristics to minimize multiple-valued programmable logic arrays [O] . Yurchak John M., Butler Jon T. 1990

机译：HAMLET-用于实现启发式算法以最小化多值可编程逻辑数组的表达式编译器/优化器

The minimization of multiple valued logic expressions using parallel processors

摘要

著录项

引文网络

相似文献

相关主题

期刊订阅