首页> 外文OA文献 >A study on the effectiveness of lockup-free caches for a Reduced Instruction Set Computer (RISC) processor

【2h】

A study on the effectiveness of lockup-free caches for a Reduced Instruction Set Computer (RISC) processor

机译：精简指令集计算机（RISC）处理器的无锁缓存的有效性研究

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

摘要
著录项
引文网络
相似文献
相关主题

摘要

Approved for public release; distribution is unlimited

机译：批准公开发布；发行是无限的

著录项

作者
Tharpe Leonard.;
展开▼
作者单位

展开▼
年度 1992
总页数
原文格式 PDF
正文语种 en_US
中图分类

相似文献

外文文献
中文文献
专利

1. RISC-(reduced instruction set computers) [J] . Chow P. IEEE potentials . 1991,第3期

机译：RISC（精简指令集计算机）
2. Instruction scheduling and transformation for a VLIW unified reduced instruction set computer/digital signal processor processor with shared register architecture [J] . Cheng-Yu Lee, Min-Chin Hung, Rong-Guey Chang Concurrency and computation: practice and experience . 2014,第1期

机译：具有共享寄存器架构的VLIW统一精简指令集计算机/数字信号处理器处理器的指令调度和转换
3. Effects of Intermittent Faults on the Reliability of a Reduced Instruction Set Computing (RISC) Microprocessor [J] . IEEE Transactions on Reliability . 2014,第1期

机译：间歇性故障对精简指令集计算（RISC）微处理器可靠性的影响
4. Real time, nonintrusive instrumentation of reduced instruction set computer (RISC) microprocessors [C] . Cannon, W.J., Michael, . 1992

机译：精简指令集计算机（RISC）微处理器的实时，非侵入式仪器
5. Design of the RISC-V Instruction Set Architecture. [D] . Waterman, Andrew Shell. 2016

机译：RISC-V指令集体系结构的设计。
6. Reducing the WCET and analysis time of systems with simple lockable instruction caches [O] . Alba Pedro-Zapater, Juan Segarra, Rubén Gran Tejero, 2020

机译：用简单的可锁定指令缓存减少WCET和分析时间
7. Lockup-free instruction fetch/prefetch cache organization [O] . David Kroft 1981

机译：无锁定指令获取/预取高速缓存组织

A study on the effectiveness of lockup-free caches for a Reduced Instruction Set Computer (RISC) processor

摘要

著录项

引文网络

相似文献

相关主题

期刊订阅