首页> 外文OA文献 >Design of a sixteen bit pipelined adder using CMOS Bulk P-Well technology.

【2h】

Design of a sixteen bit pipelined adder using CMOS Bulk P-Well technology.

机译：使用CMOS Bulk P-Well技术设计16位流水线加法器。

页面导航

摘要
著录项
相似文献
相关主题

摘要

http://archive.org/details/designofsixteenb00reid

机译：HTTP://archive.org/details/design of sixteen B00Reid

著录项

作者
Reid William R.;
展开▼
作者单位

展开▼
年度 1984
总页数
原文格式 PDF
正文语种 en_US
中图分类

相似文献

外文文献
中文文献
专利

1. Thermal aware design and comparative analysis of a high performance 64-bit adder in FD-SOI and bulk CMOS technologies [J] . Baltaci Can, Leblebici Yusuf Integration . 2017,第juna期

机译：FD-SOI和体CMOS技术中的高性能64位加法器的热感知设计和比较分析
2. A 31.3-dBm Bulk CMOS T/R Switch Using Stacked Transistors With Sub-Design-Rule Channel Length in Floated p-Wells [J] . Xu H., O K. K. IEEE Journal of Solid-State Circuits . 2007,第11期

机译：一个31.3 dBm批量CMOS T / R开关，使用堆叠式晶体管，在浮动p阱中具有子设计规则通道长度
3. A 200 MHz CMOS pipelined multiplier-accumulator using a quasi-domino dynamic full-adder cell design [J] . Lu F., Samueli H. IEEE Journal of Solid-State Circuits . 1993,第2期

机译：采用准多米诺动态全加法器设计的200 MHz CMOS流水线乘法累加器
4. A bit-level pipelined implementation of a CMOS multiplier-accumulator using a new pipelined full-adder cell design [C] . Lu, F., Samueli, . 1989

机译：使用新的流水线全加法器单元设计的CMOS乘法器-累加器的位级流水线实现
5. Layout design of 32-bit Brent Kung adder (CMOS logic) [D] . Kalva, Vinish. 2015

机译：32位Brent Kung加法器（CMOS逻辑）的布局设计
6. A Highly Linear CMOS Image Sensor Design Based on an Adaptive Nonlinear Ramp Generator and Fully Differential Pipeline Sampling Quantization with a Double Auto-Zeroing Technique [O] . Chuangze Li, Benguang Han, Jie He, 2020

机译：基于自适应非线性斜坡发生器和双差分自动归零技术的全差分流水线采样量化的高度线性CMOS图像传感器设计
7. DESIGN OF HIGH SPEED,6-BIT PIPELINE ADC WITH BUILT-IN DIGITAL ERROR CORRECTION UNIT USING SUBMICRON CMOS TECHNOLOGY. [O] . Manjuvani. K.M, Manasak chigateri, Manjunath KM, 2016

机译：使用亚微米CMOS技术设计高速，6位管线ADC，内置数字误差校正单元。

Design of a sixteen bit pipelined adder using CMOS Bulk P-Well technology.

摘要

著录项

相似文献

相关主题

期刊订阅