首页> 外文OA文献 >A new recursive multibit recoding algorithm for high-speed an low-power multiplier.

【2h】

A new recursive multibit recoding algorithm for high-speed an low-power multiplier.

机译：一种用于高速低功耗乘法器的新的递归多位重新编码算法。

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

摘要
著录项
引文网络
相似文献
相关主题

摘要

International audience

机译：国际观众

著录项

作者
K. Oudjida Abdelkrim; Chaillet Nicolas; Liacha Ahmed; L. Berrandjia Mohamed;
展开▼
作者单位

展开▼
年度 2012
总页数
原文格式 PDF
正文语种 en
中图分类

相似文献

外文文献
中文文献
专利

1. A New Recursive Multibit Recoding Algorithm for High-Speed and Low-Power Multiplier [J] . Abdelkrim K. Oudjida, Nicolas Chaillet, Ahmed Liacha, Journal of Low Power Electronics . 2012,第5期

机译：高速低功耗乘法器的一种新的递归多位编码算法
2. A New High Radix-2~r (r ≥ 8) Multibit Recoding Algorithm for Large Operand Size (N ≥ 32) Multipliers [J] . Abdelkrim K. Oudjida, Nicolas Chaillet, Mohamed L. Berrandjia, Journal of Low Power Electronics . 2013,第1期

机译：大操作数（N≥32）乘法器的一种新的High Radix-2〜r（r≥8）多位记录算法
3. A New High Radix-2~r (r≥8) Multibit Recoding Algorithm for Large Operand Size (N≥32) Multipliers [J] . A.K. Oudjida, N. Chaillet, M.L. Berrandjia, Computer architecture news . 2012,第4期

机译：大操作数（N≥32）乘法器的高基数2〜r（r≥8）多位新编码算法
4. A new low-power recoding algorithm for multiplierless single/multiple constant multiplication [C] . Oudjida, A.K., Berrandjia, 2013 IEEE Faible Tension Faible Consommation . 2013

机译：一种无乘单/多常数乘法的低功耗重新编码新算法
5. Low-power and high-speed algorithms and VLSI architectures for error control coding and adaptive video scaling. [D] . Raghupathy, Arun. 1998

机译：用于错误控制编码和自适应视频缩放的低功耗，高速算法和VLSI架构。
6. CMOS-compatible ferroelectric NAND flash memory for high-density low-power and high-speed three-dimensional memory [O] . Min-Kyu Kim, Ik-Jyae Kim, Jang-Sik Lee 2021

机译：CMOS兼容的铁电NAND闪存用于高密度低功耗和高速三维内存
7. A New Recursive Multibit Recoding Algorithm for High-Speed and Low-Power Multiplier [O] . A. K. Oudjida, N. Chaillet, A. Liacha, 2012

机译：高速低功耗乘法器的一种新的递归多位编码算法

A new recursive multibit recoding algorithm for high-speed an low-power multiplier.

摘要

著录项

引文网络

相似文献

相关主题

期刊订阅