机译:基于预测并行分支切片器(PPBS)方案的自适应决策反馈均衡器的高性能VLSI架构
机译:并行自适应决策反馈均衡器
机译:具有自适应决策反馈均衡的6.25 Gbps背板SerDes的设计
机译:用于2-PAM系统的具有40个并行度的40Gb / s全数字自适应降噪前馈滤波器和自适应决策反馈均衡器
机译:基于增量算子的决策反馈均衡器的设计,用于高速背板数据通信。
机译:基于混合l1 / l2范数最小化和OMP算法的MIMO系统稀疏FIR决策反馈均衡器设计。
机译:高速自适应并行多级判决反馈均衡器设计
机译:HF skywave通信的判决反馈均衡器测试结果。设计权衡和性能数据用于Kalman和Lms-决策反馈均衡器。