首页> 外文OA文献 >Design of high-speed summing circuitry and comparator for adaptive parallel multi-level decision feedback equalization
【2h】

Design of high-speed summing circuitry and comparator for adaptive parallel multi-level decision feedback equalization

机译:自适应并行多级判决反馈均衡的高速求和电路和比较器设计

摘要

Graduation date: 1998
机译:毕业日期:1998

著录项

  • 作者

  • 作者单位
  • 年度 1997
  • 总页数
  • 原文格式 PDF
  • 正文语种 {"code":"en","name":"English","id":9}
  • 中图分类

相似文献

  • 外文文献
  • 中文文献
  • 专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号