退出
我的积分:
中文文献批量获取
外文文献批量获取
机译:用于并行排序硬件体系结构的内存优化
机译:具有唯一内存访问的新型嵌入式并行计算架构的高效排序设计
机译:最后排序的并行渲染处理器的无一致性内存体系结构
机译:完全二元神经网络模型和用于关联存储的优化硬件架构
机译:采用无冲突的内存映射方法来设计具有优化网络和控制器的并行硬件交织器架构
机译:关联存储器的硬件体系结构和实现-分层分布的存储器的构建块。
机译:可重配置硬件中的峰值排序的高效架构
机译:Emedge3D在共享内存架构上的优化与并行化
机译:基于硬件预排序和并行可重新配置群集数组的BVH施工统一架构
机译:基于硬件预排序和并行,可重构集群阵列的BVH构建统一体系结构
机译:基于硬件预排序和并行,可重新配置的群集阵列的BVH构建的统一体系结构
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。