机译:具有超高密度6F / sup 2 /单元的多千兆位DRAM的低噪声折叠位线感测体系结构[CMOS设计]
机译:具有超高密度6F2单元的多千兆位DRAM的低噪声折叠位线感测架构[CMOS设计]
机译:基于4GS / s 11.3-MW 7位时间的ADC,具有折叠电压与时转换器和65-NM CMOS的流水线TDC
机译:具有三级折叠放大器的8位42 Msamples / s电流模式折叠和内插CMOS模数转换器
机译:高速低功耗折叠和内插CMOS模数转换器。
机译:进一步基于FFT的原子方法的开发拥挤情况下蛋白质折叠和结合的建模:优化精度与速度
机译:8位BICMOS分级闪光模数转换器。