Design of Multi-Mode Frequency Synthesizer for System Level Clocking

机译：用于系统级时钟的多模频率合成器的设计

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Lin Yuan; Lulu Xiang;
展开▼
作者单位

展开▼
年度 2012
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Design of Fully Integrated Programmable PLL Frequency Synthesizers for Microprocessor Clocking at 1-1500 MHz [J] . V. D. Baikov, A. A. Garmash, Yu. B. Rogatkin, Russian Microelectronics . 2007,第2期

机译：用于1-1500 MHz微处理器时钟的全集成可编程PLL频率合成器的设计
2. A 1-to-2048 Fully-Integrated Cascaded Digital Frequency Synthesizer for Low Frequency Reference Clocks Using Scrambling TDC [J] . Romesh Kumar Nandwana, Saurabh Saxena, Amr Elshazly, IEEE transactions on circuits and systems . I , Regular papers . 2017,第2期

机译：使用加扰TDC的用于低频参考时钟的1-to-2048全集成级联数字频率合成器
3. Simple-Design Low-Noise NLTL-Based Frequency Synthesizers for a CPT Cs Clock [J] . Boudot R., Guerandel S., de Clercq E. Instrumentation and Measurement, IEEE Transactions on . 2009,第10期

机译：用于CPT Cs时钟的简单设计，低噪声，基于NLTL的频率合成器
4. Design of Multi-Mode Frequency Synthesizer for System Level Clocking [C] . Yuan Lin, Xiang Lulu International Workshop on Information and Electronics Engineering . 2013

机译：系统级时钟多模频合成器的设计
5. Design of integrated frequency synthesizers and clock-data recovery circuits for 60 ghz wireless communications . [D] . Barale, Francesco. 2010

机译：用于60 GHz无线通信的集成频率合成器和时钟数据恢复电路的设计。
6. Optimization and Implementation of Scaling-Free CORDIC-Based Direct Digital Frequency Synthesizer for Body Care Area Network Systems [O] . Ying-Shen Juang, Lu-Ting Ko, Jwu-E. Chen, 2012

机译：基于无标度CORDIC的身体护理局域网系统直接数字频率合成器的优化与实现
7. Simple-design ultra-low phase noise microwave frequency synthesizers for high-performing Cs and Rb vapor-cell atomic clocks [O] . B. François, C. E. Calosso, M. Abdel Hafiz, 2015

机译：简单设计超低相噪声微波频率合成器，用于高性能CS和RB蒸汽 - 细胞原子钟

Design of Multi-Mode Frequency Synthesizer for System Level Clocking

著录项

引文网络

相似文献

相关主题

期刊订阅