机译:在CPU,GPU和FPGA上高效并行实现三点维特比解码算法
机译:用于计算eIGEN值的高效图形 - 处理器单元并行化算法
机译:一种高效,精确的基于网格的算法并行化方法及其在DelPhi中的实现
机译:一种超宽带系统并行处理维特比解码器的有效实现方法
机译:可扩展的集成电路仿真算法,用于节能型Terflop异构异构计算平台。
机译:基于网格的算法并行化的高效和精确方法及其在Delphi中的实现
机译:基于RaCER数据流的阵列处理器和算法实现方法以及它们用于并行,异构计算架构的应用程序
机译:连通分量问题的高效并行算法及其在Dpp84上的实现(Delft并行处理器)