首页> 外文OA文献 >Circuits over monoids: a fault model, and a trade-off between testability and circuit delay

【2h】

Circuits over monoids: a fault model, and a trade-off between testability and circuit delay

机译：电路在类半体上：故障模型以及可测试性和电路延迟之间的权衡

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

AI期刊论文写作 >>

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Farhat H.A.; Birget J.C.;
展开▼
作者单位

展开▼
年度 1992
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Fuzzy delay model based fault simulator for crosstalk delay fault test generation in asynchronous sequential circuits [J] . Jayanthy S., Bhuvaneswari M. C. Sadhana: Academy Proceedings in Engineering Science . 2015,第1期

机译：基于模糊延迟模型的故障模拟器，用于异步时序电路中的串扰延迟故障测试生成
2. Fuzzy delay model based fault simulator for crosstalk delay fault test generation in asynchronous sequential circuits [J] . S Jayanthy, M C Bhuvaneswari Sadhana . 2015,第1期

机译：基于模糊延迟模型的故障模拟器，用于异步时序电路中的串扰延迟故障测试生成
3. Unified Technique For On-line Testingof Digital Circuits: Delay Andrnstuck-at Fault Models [J] . S. BISWAS, S. MUKHOPADHYAY, A. PATRA, Journal of circuits, systems and computers . 2008,第6期

机译：在线数字电路测试的统一技术：延迟和卡滞故障模型
4. Using Model Checker to Analyze and Test Digital Circuits with Regard to Delay Faults [C] . Josef Strnadel International Symposium on Design and Diagnostics of Electronic Circuits and Systems . 2021

机译：使用模型检查器分析和测试数字电路的延迟故障
5. Testing for path delay faults in synchronous digital circuits. [D] . Bose, Soumitra. 1996

机译：测试同步数字电路中的路径延迟故障。
6. Rigorously modeling self-stabilizing fault-tolerant circuits: An ultra-robust clocking scheme for systems-on-chip [O] . Danny Dolev, Matthias Függer, Markus Posch, -1

机译：严格建模自稳定的容错电路：片上系统的超鲁棒时钟方案
7. Fault modeling, delay evaluation and path selection for delay test under process variation in nano-scale VLSI circuits [O] . Lu Xiang 2006

机译：纳米级VLSI电路工艺变化下的延迟建模故障建模，延迟评估和路径选择

Circuits over monoids: a fault model, and a trade-off between testability and circuit delay

著录项

引文网络

相似文献

相关主题

期刊订阅