首页> 外文OA文献 >A Fault-Tolerant Router's Simulation and Design Based-FPGA in Network-on-Chips

【2h】

A Fault-Tolerant Router's Simulation and Design Based-FPGA in Network-on-Chips

机译：片上网络中基于FPGA的容错路由器的仿真与设计

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Han Jun; Zhang Shu-Fang; Yanyan Liu; Cao Bao-Yin; Huang Li-Jun;
展开▼
作者单位

展开▼
年度 2011
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Design of an extended 2D mesh network-on-chip and development of A fault-tolerant routing method [J] . Kurokawa Yota, Fukushi Masaru Computers & Digital Techniques, IET . 2019,第3期

机译：扩展的二维网格片上网络的设计和容错路由方法的开发
2. AFTER: Asynchronous Fault-Tolerant Router Design in Network-on-Chip [J] . Ouyang Yiming, Chen Qi, Wang Xiumin, Journal of Circuits, Systems, and Computers . 2016,第6期

机译：之后：片上网络中的异步容错路由器设计
3. Fault-Tolerant Routing Algorithm for Network-on-Chip Based on Dynamic XY Routing [J] . LI Xiaohui, CAO Yang, WANG Liwei, 武汉大学学报：自然科学英文版 . 2009,第004期

机译：基于动态XY路由的片上网络容错路由算法
4. A Fault-tolerant Router's Simulation and Design based-FPGA in Network-on-chips [C] . Jun Han, Shu-Fang Zhang, Liu Yanyan Power Electronics and Engineering Application Conference . 2013

机译：一种容错路由器在网络上的基于FPGA的仿真和设计
5. Design and Development of Reliable and Fault-Tolerant Network-on-Chip Router Architecture. [D] . Alhussien, Abdulaziz. 2013

机译：可靠且容错的片上网络路由器体系结构的设计和开发。
6. Fault-Tolerant Network-On-Chip Router Architecture Design for Heterogeneous Computing Systems in the Context of Internet of Things [O] . Muhammad Rashid, Naveed Khan Baloch, Muhammad Akmal Shafique, 2020

机译：容错网络上环路路由器架构在内容互联网上的异构计算系统
7. Fault-Tolerant Network-On-Chip Router Architecture Design for Heterogeneous Computing Systems in the Context of Internet of Things [O] . Muhammad Rashid, Naveed Khan Baloch, Muhammad Akmal Shafique, 2020

机译：容错网络上环路路由器架构在内容互联网上的异构计算系统

A Fault-Tolerant Router's Simulation and Design Based-FPGA in Network-on-Chips

著录项

引文网络

相似文献

相关主题

期刊订阅