首页> 外文OA文献 >High Hardware Utilization and Low Memory Block Requirement Decoding of QC-LDPC Codes

【2h】

High Hardware Utilization and Low Memory Block Requirement Decoding of QC-LDPC Codes

机译：QC-LDPC码的高硬件利用率和低存储块要求解码

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
ZHAO Ling; LIU Rongke; HOU Yi; ZHANG Xiaolin;
展开▼
作者单位

展开▼
年度 2012
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. High Hardware Utilization and Low Memory Block Requirement Decoding of QC-LDPC Codes [J] . ZHAO Ling, LIU Rongke, HOU Yi, 中国航空学报（英文版） . 2012,第005期

机译：QC-LDPC码的高硬件利用率和低存储块要求解码
2. High Hardware Utilization and Low Memory Block Requirement Decoding of QC-LDPC Codes [J] . ZHAO Ling, LIU Rongke, HOU Yi, 中国航空学报：英文版 . 2012,第005期

机译：QC-LDPC码的高硬件利用率和低存储块要求解码
3. A 3.0 Gb/s Throughput Hardware-Efficient Decoder for Cyclically-Coupled QC-LDPC Codes [J] . Lu Qing, Fan Jianfeng, Sham Chiu-Wing, Circuits and Systems I: Regular Papers, IEEE Transactions on . 2016,第1期

机译：用于循环耦合QC-LDPC码的3.0 Gb / s吞吐量的硬件高效解码器
4. Optimization of memory utilization for partially parallel QC-LDPC decoder [C] . 2010 International Symposium on Information Theory and its Applications . 2010

机译：部分并行QC-LDPC解码器的内存利用率优化
5. A multistage scheduled decoder for short block length low-density parity-check codes. [D] . Elhami-Khorasani, Nazanin. 2007

机译：用于短块长度低密度奇偶校验码的多级调度解码器。
6. A Bidirectional Brain-Machine Interface Featuring a Neuromorphic Hardware Decoder [O] . Fabio Boi, Timoleon Moraitis, Vito De Feo, 2016

机译：具有神经形态硬件解码器的双向脑机接口
7. A 3.0 gb/s throughput hardware-efficient decoder for cyclically-coupled QC-LDPC codes [O] . Lu, Q, Fan, JF, Sham, CW, 2016

机译：3.0 gb / s吞吐量的硬件高效解码器，用于循环耦合的QC-LDPC码

High Hardware Utilization and Low Memory Block Requirement Decoding of QC-LDPC Codes

著录项

引文网络

相似文献

相关主题

期刊订阅