首页> 外文OA文献 >Synthesis and Realization of N-bit Reversible Register File Used in Bus Organization of Processor Architecture

【2h】

Synthesis and Realization of N-bit Reversible Register File Used in Bus Organization of Processor Architecture

机译：用于处理器架构总线组织的N位可逆寄存器文件的综合与实现

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Majumder A.; Singh P.L.; Chowdhury B.; Rai R.;
展开▼
作者单位

展开▼
年度 2015
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Synthesis and Realization of N-bit Reversible Register File Used in Bus Organization of Processor Architecture [J] . A. Majumder, P.L. Singh, B. Chowdhury, Procedia Computer Science . 2015,第1期

机译：用于处理器架构总线组织的N位可逆寄存器文件的综合与实现
2. Reversible Realization of N-bit Arithmetic Circuit for Low Power Loss ALU Applications [J] . Vandana Shukla, O.P. Singh, G.R. Mishra, Procedia Computer Science . 2018,第1期

机译：低功耗ALU应用中N位算术电路的可逆实现
3. Dynamically adaptive register file architecture for energy reduction in embedded processors [J] . Tavana Mohammad Khavari, Khameneh Saba Ahmadian, Goudarzi Maziar Microprocessors and microsystems . 2015,第2期

机译：动态自适应寄存器文件体系结构，可降低嵌入式处理器的能耗
4. Very Wide Register: An Asymmetric Register File Organization for Low Power Embedded Processors [C] . Raghavan, P., Lambrechts, . 2007

机译：超宽寄存器：用于低功耗嵌入式处理器的非对称寄存器文件组织
5. An efficient architecture for detection of multiple bit upsets in processor register files. [D] . Yueh, Wen. 2009

机译：一种用于检测处理器寄存器文件中多个位翻转的有效架构。
6. Optimizing Instruction Scheduling and Register Allocation for Register-File-Connected Clustered VLIW Architectures [O] . Haijing Tang, Xu Yang, Siye Wang, 2013

机译：连接寄存器文件的集群式VLIW架构的优化指令调度和寄存器分配
7. Efficient Design and Analysis of N-bit Reversible Shift Registers [O] . Majumder A., Singh P.L., Chowdhury B., 2015

机译：N位可逆移位寄存器的高效设计和分析
8. RAPIDbus (Rotary Access Parallel Implementing Digital Bus) Architecture and Realization [R] . Willis, J. C., Sanderson, A. C. 1982

机译：RapIDbus（旋转访问并行实现数字总线）架构和实现

Synthesis and Realization of N-bit Reversible Register File Used in Bus Organization of Processor Architecture

著录项

引文网络

相似文献

相关主题

期刊订阅