Area-time tradeoffs for universal VLSI circuits

机译：通用VLSI电路的区域时间权衡

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Bhatt Sandeep N.; Bilardi Gianfranco; Pucci Geppino;
展开▼
作者单位

展开▼
年度 2008
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Area-time tradeoffs for universal VLSI circuits [J] . Sandeep N. Bhatt, Gianfranco Bilardi, Geppino Pucci Theoretical computer science . 2008,第2a3期

机译：通用VLSI电路的区域时间权衡
2. Extreme area-time tradeoffs in VLSI [J] . Sugla B., Carlson D.A. IEEE Transactions on Computers . 1990,第2期

机译：VLSI中的极端区域时间权衡
3. Universality considerations in VLSI circuits [J] . Valiant Leslie G. Computers, IEEE Transactions on . 1981,第2期

机译：VLSI电路的通用性考虑
4. Integrated approach to area-time tradeoff for built-in-self-test in VLSI circuits [C] . Basu, A., Wilson, . 1991

机译：VLSI电路中内置自我测试的区域时间折衷综合方法
5. Leakage-aging tradeoffs in VLSI circuits. [D] . Luo, Hao. 2016

机译：VLSI电路中的泄漏老化权衡。
6. Erratum to: Implantable neurotechnologies: bidirectional neuralinterfaces—applications and VLSI circuit implementations [O] . Elliot Greenwald, Matthew R. Masters, Nitish V. Thakor -1

机译：勘误至：植入式神经技术：双向神经接口—应用程序和VLSI电路实现
7. Area-Time Tradeoffs for Universal VLSI Circuits. [O] . BHATT S.N, BILARDI G, G. PUCCI 2008

机译：通用VLSI电路的区域时间权衡。
8. Architectures Specialisees de Circuits VLSI pour le Traitement Numerique du Signal (Specialized VLSI (Very Large Scale Integration) Circuits to Treat Numerical Signals) [R] . Privat, G. 1986

机译：建筑专业de Circuits VLsI pour le Traitemente Numerique du signal（专用VLsI（超大规模集成电路）电路处理数字信号）

Area-time tradeoffs for universal VLSI circuits

著录项

引文网络

相似文献

相关主题

期刊订阅