Reducing the mean latency of floating-point addition

机译：减少浮点加法的平均延迟

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Oberman Stuart F.; Flynn Michael J.;
展开▼
作者单位

展开▼
年度 1998
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Reducing the mean latency of floating-point addition [J] . Oberman SF., Flynn MJ. Theoretical computer science . 1998,第1a2期

机译：减少浮点加法的平均延迟
2. A Floating-Point Unit for 4D Vector Inner Product with Reduced Latency [J] . Kim Donghyun, Kim Lee-Sup Computers, IEEE Transactions on . 2009,第7期

机译：减少延迟的4D矢量内部产品的浮点单元
3. Ultralow-Latency VLSI Architecture Based on a Linear Approximation Method for Computing Nth Roots of Floating-Point Numbers [J] . Fei Lyu, Xiaoqi Xu, Yu Wang, IEEE transactions on circuits and systems . I , Regular papers . 2021,第2期

机译：超延迟VLSI架构基于用于计算浮点数的第n个根的线性近似方法
4. Floating-point fused multiply-add: reduced latency for floating-point addition [C] . Bruguera, J.D., Lang, . 2005

机译：浮点融合乘法加法：减少了浮点加法的延迟
5. Caffeinated FPGAs: FPGA Framework for Training and Inference of Convolutional Neural Networks With Reduced Precision Floating-Point Arithmetic [D] . DiCecco, Roberto. 2018

机译：含咖啡因的FPGA：用于训练和推理卷积神经网络的FPGA框架，具有降低的精度浮点算法
6. Corrigendum to A Critical Review of the Evidence Concerning the HIV Latency Reversing Effect of Disulfiram the Possible Explanations for Its Inability to Reduce the Size of the Latent Reservoir In Vivo and the Caveats Associated with Its Use in Practice [O] . Harry D. J. Knights 2019

机译：对关于双硫仑的艾滋病毒潜伏期逆转效应的证据进行批判性审查可能无法解释体内潜伏水库大小的可能解释以及在实际使用中的注意事项的勘误
7. Floating-point fused multiply-add: Reduced latency for floating-point addition [O] . Javier D. Bruguera 2005

机译：浮点融合乘法加法：减少浮点加法的延迟
8. Best 'Ordering' for Floating-Point Addition [R] . Robertazzi, T. G., Schwartz, S. C. 1988

机译：浮点加法的最佳“排序”

Reducing the mean latency of floating-point addition

著录项

引文网络

相似文献

相关主题

期刊订阅