首页> 外文OA文献 >Graph partitioning applied to the logic testing of combinational circuits

【2h】

Graph partitioning applied to the logic testing of combinational circuits

机译：图划分应用于组合电路的逻辑测试

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Davis-Moradkhan Madlaine; Roucairol Catherine;
展开▼
作者单位

展开▼
年度 1995
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Design and Comparison of Low Power High Performance Online Testable Combinational Circuits with Different Reversible Logic Gates [J] . Ranjusha K, Remya K P, Salmanul Faris International Journal of Engineering Trends and Technology . 2017,第3期

机译：具有不同可逆逻辑门的低功耗高性能在线可测试组合电路的设计和比较
2. Design and Comparison of Low Power High Performance Online Testable Combinational Circuits with Different Reversible Logic Gates [J] . Ranjusha K, Remya K P, Salmanul Faris International Journal of Engineering Trends and Technology . 2017,第3期

机译：具有不同可逆逻辑门的低功耗高性能在线可测试组合电路的设计和比较
3. General Algorithm for Testing the Combinational Logic Gates inside Digital Integrated Circuits [J] . Sidik Nurcahyo International Journal of Engineering Research and Applications . 2017,第7期

机译：测试数字集成电路内部组合逻辑门的通用算法
4. A method to generate tests for combinational logic circuits using an ultrahigh-speed logic simulator [C] . Hirose, F., Takayama, Test Conference, 1988. Proceedings. New Frontiers in Testing, International . 1988

机译：一种使用超高速逻辑模拟器生成组合逻辑电路测试的方法
5. Highly testable quasigroup-based combinational logic circuits. [D] . Kalay, Ugur. 2001

机译：高度可测试的基于准群的组合逻辑电路。
6. Accurate dynamic power estimation for CMOS combinational logic circuits with real gate delay model [O] . Omnia S. Fadl, Mohamed F. Abu-Elyazeed, Mohamed B. Abdelhalim, 2016

机译：具有实际门延迟模型的CMOS组合逻辑电路的准确动态功率估算
7. An Implicit Enumeration Algorithm to Generate Tests for Combinational Logic Circuits [O] . Prabhakar Goel 1981

机译：一种生成组合逻辑电路测试的隐式枚举算法
8. Design of Minimum Fault Test Schedules and Testable Realizations for Combinational Logic Circuits [R] . Bearnson, L., Carroll, C. C. 1970

机译：组合逻辑电路的最小故障测试时序设计和可测试实现

Graph partitioning applied to the logic testing of combinational circuits

著录项

引文网络

相似文献

相关主题

期刊订阅