首页> 外文OA文献 >Operand-Optimized Asynchronous Floating-Point Arithmetic Circuits

【2h】

Operand-Optimized Asynchronous Floating-Point Arithmetic Circuits

机译：操作数优化的异步浮点运算电路

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Sheikh Basit;
展开▼
作者单位

展开▼
年度 2012
总页数
原文格式 PDF
正文语种 en_US
中图分类

相似文献

外文文献
中文文献
专利

1. A Floating-Point Divider Using Redundant Binary Circuits and an Asynchronous Clock Scheme [J] . Hiroaki SUZUKI, Hiroshi MAKINO, Koichiro MASHIKO IEICE Transactions on Electronics . 1999,第1期

机译：使用冗余二进制电路和异步时钟方案的浮点分频器
2. Taylor models and floating-point arithmetic: proof that arithmetic operations are validated in COSY [J] . Revol N, Makino K, Berz A Journal of Logic and Algebraic Programming . 2005,第1期

机译：泰勒模型和浮点算术：证明算术运算已在COZY中验证
3. Systematic Approach to Designing Multiple-Valued Arithmetic Circuits Based on Arithmetic Description Language [J] . Naofumi Homma, Yuki Watanabe, Katsuhiko Degawa, Journal of multiple-valued logic and soft computing . 2009,第4期

机译：基于算术描述语言的多值算术电路设计系统方法
4. An Operand-Optimized Asynchronous IEEE 754 Double-Precision Floating-Point Adder [C] . Sheikh Basit Riaz, Manohar Rajit 16th IEEE Symposium on Asynchronous Circuits and Systems (ASYNC 2010) . 2010

机译：操作数优化的异步IEEE 754双精度浮点加法器
5. Asynchronous 3D (Async3D): Design Methodology and Analysis of 3D Asynchronous Circuits [D] . Sabado, Francis, II. 2017

机译：异步3D（Async3D）：3D异步电路的设计方法和分析
6. A novel reversible logic gate and its systematic approach to implement cost-efficient arithmetic logic circuits using QCA [O] . Peer Zahoor Ahmad, S.M.K. Quadri, Firdous Ahmad, 2017

机译：一种使用QCA实现具有成本效益的算术逻辑电路的新型可逆逻辑门及其系统方法
7. An operand-optimized asynchronous IEEE 754 double-precision floating-point adder [O] . Basit Riaz Sheikh, Rajit Manohar 2010

机译：操作数优化的异步IEEE 754双精度浮点加法器

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号