Design Considerations of Die-Stacked DRAM Caches

机译：叠片式DRAM缓存的设计注意事项

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Wang Rou-Li Melody; Yu Yun-Chao; Li Jin-Fu;
展开▼
作者单位

展开▼
年度 2016
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Die-Stacked DRAM Caches for Servers Hit Ratio, Latency, or Bandwidth? Have It All with Footprint Cache [J] . Djordje Jevdjic, Stavros Volos, Babak Falsafi Computer architecture news . 2013,第3期

机译：芯片堆叠式DRAM缓存是针对服务器的命中率，延迟还是带宽？拥有足迹缓存
2. A Configurable and Strong RAS Solution for Die-Stacked DRAM Caches [J] . Sim Jaewoong, Loh Gabriel H., Sridharan Vilas, Micro, IEEE . 2014,第3期

机译：模叠式DRAM缓存的可配置且强大的RAS解决方案
3. Resilient Die-stacked DRAM Caches [J] . Jaewoong Sim, Gabriel H. Loh, Vilas Sridharan, Computer architecture news . 2013,第3期

机译：弹性模叠DRAM缓存
4. Tidy Cache: Improving Data Placement in Die-Stacked DRAM Caches [C] . Adria Armejach, Adrian Cristal, Osman S. Unsal IEEE International Symposium on Computer Architecture and High Performance Computing . 2015

机译：整洁的高速缓存：改善叠模DRAM高速缓存中的数据放置
5. Study and Analysis of Energy-Efficient DRAM-Cache with Unconventional Row-Buffer Size. [D] . Tshibangu, Nyunyi Marcus. 2016

机译：具有非常规行缓冲区大小的节能DRAM缓存的研究和分析。
6. In-DRAM Cache Management for Low Latency and Low Power 3D-Stacked DRAMs [O] . Ho Hyun Shin, Eui-Young Chung 2019

机译：用于低延迟和低功耗3D堆叠DRAM的DRAM中缓存管理
7. A Dual Grain Hit-Miss Detector for Large Die-Stacked DRAM Caches [O] . Michel El-nacouzi, Islam Atta, Myrto Papadopoulou, 2013

机译：用于大型芯片堆叠DRam缓存的双粒子命中检测器

Design Considerations of Die-Stacked DRAM Caches

著录项

引文网络

相似文献

相关主题

期刊订阅