机译:使用低于90 nm CMOS技术节点的潜在低成本前端工艺原位制造金属栅/高k介电栅叠层
机译:高kappa $金属栅极MOSFET:外部工艺条件对栅极堆叠质量的影响-迁移率研究
机译:低温,无氯的SiN偏移间隔物抑制金属/高κ栅极堆叠的形变及其对成比例的金属氧化物半导体场效应晶体管的影响
机译:用于Si和Si_(0.7)Ge_(0.3)表面沟道pMOSFET的ALD金属栅/高k栅堆叠
机译:降低高κ/金属栅叠层表面制备工艺对环境的影响。
机译:具有高κ栅极堆叠的二维InSe FET中的远程声子散射
机译:(邀请的)金属栅/高κ介质栅极堆叠可靠性;或者我如何学会与氧化物一起生活
机译:常规频率下高强度钢和低强度钢的环境影响近阈值疲劳 - 裂纹扩展行为的比较